|
물리실험 - 555 Timer
& 목 차 &
1. 실험목적
2. 실험이론
3. 실험기구 및 재료
4. 실험방법
5. 실험결과 및 측정값
6. 결론 및 검토
7. 참고문헌 및 출처
555 Timer -> monostable , not gate회로(schmitt trigger)
1. 실험목적
1. 555 timer를 이용해서 monostable circuit
|
- 페이지 19페이지
- 가격 2,800원
- 등록일 2014.06.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
게이트를 결선하면 와이어드 AND가 되지 않는다. 토템 폴(totem-pole) TR는 포화되었을 때에 이미터 플로어(emitter follo -wer)로 동작하여 출력을 높은 전압으로 끌어올리므로 스위칭 속도가 개선된다. 그러나 토템 폴 TR를 사용하지 않고 컬렉터를 개
|
- 페이지 6페이지
- 가격 9,660원
- 등록일 2013.12.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Gate의 IC를 구현하는 방법을 익힌다.
● Flip-flip을 구성하고 동작 원리를 이해한다.’
2. 실험결과
1) 실험 1 : Digital Gate (OR, AND, NOT, EX-OR Gate)
≪ 그 림 ≫ ≪ 표 - 그림 파일 ≫
≪ 그 림 ≫
≪ 사 진 ≫ ≪ 사 진 ≫
≪
|
- 페이지 6페이지
- 가격 1,200원
- 등록일 2013.07.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트를 이용하여 AND, OR, NOT게이트를 구현하는 실험은 정말 아쉽게도 시간이 모자라서 할 수가 없었습니다.
아니 회로도를 구성하고 측정하던 도중 계측기에 이상이 생겨 회로를 다시 구현했고 시간이 없다 보니 다급한 마음에 측정을 했지
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2010.04.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
입력과 전 단계에서 발생한 자리올림수를 더하도록 구성
- 두 개의 반 가산기와 한 개의 논리합 회로를 이용하여 구성
- 자리올림수를 더해 줄 수 없는 반 가산기의 단점을 보완 1. GATES(AND, OR, NOT, XOR)
2. DECODER
3.MUX(Multiplexer)
4. ADDER
ADDER AND, OR, NOT, XOR, VHDL MUX(Multiplexer), [VHDL] GATES(AND, OR, NOT, XOR), DECODER, MUX(Multiplexer), ADDER,
|
- 페이지 3페이지
- 가격 800원
- 등록일 2009.05.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|