|
, NAND, Vdd 가 Phase Detecter역할을 하고, pump에 LPF가 들어
있다. Globals 폴더에서 전체class를 Control 하게 되고,
1. 주파수원이 흔들리지 않도록 고정시킨다. 1. PLL소개
2. PLL의 구조와 각 Part의 기능
3. C++ Programing, API(Application Programing Interface)
|
|
|
된 VCO의 Phase noise를 구하면 약 -98.27dBc/Hz (@100kHz offset) 정도가 된다.
첫 번째 회로를 제작하여 출력을 확인해 본 결과, 원하는 Spec.을 만족하지 못했기 때문에 L1, L2, L3,C1,C2,C3의 값을 변화하여 낮아진 주파수 차이만큼을 높게 설계, 시뮬레이션 후
|
|
|
VCO) 위상잡음(450 ㎒)
이 발진기의 신호를 스펙트럼어날라이저로 본 신호 스펙트럼은 그림 1.3 과 같다.
단측대파 위상잡음(SSB:Single Side-Band Phase Noise)는 종종 Lφ(fm)로 주어진다. 이것은 반송파로부터 주파수 fm 떨어져 있는 위치에서 대역폭 1 ㎐
|
|
|
VCO로 들어가게되면 그에 따른 적절한 주파수가 나올 것이고, 그렇게 함으로써 위상을 고정시킬 수 있게 될 것이다.
4. 실험에 필요한 이론과 측정 예상 값
(1) 위상 제어 루프(Phase Locked Loop:PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에
|
|
|
VCO) 16
3.1.5 데이터 복원단(D-FF) 17
3.2 10Gbps CDR 설계 18
3.2.1 위상 주파수 검출기 설계 18
3.2.2 전하펌프 루프 필터 설계 19
3.2.3 전압제어 발진기 설계 20
3.2.4 데이터 복원단 설계 20
제 4 장 전체 회로 설계 및 시뮬레이
|
|
 |
Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Phase noise
그림 4.7 Bode plot
4.2.2 PLL 제작 및 측정
실제로 설계하여 제작한 PLL 모듈의 모습은 그림 4.8이다. 아직 VCO를 제작하여 연결하기 전의 모습이다.
그림 4.8 실제로 제
|
|
|
VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage and Wide Range Phase Lock Loop for standard Mobile Image Achitecture, 석사 논문(연세대학교 전기전자 공학과, 삼성전자 LSI 시스템) 2004
<4> 김 대 정, “DLL기반의주파수 합성기” I
|
|
메뉴펼치기
