|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
.
따라서, 이론상의 내용과 실험적 오차가 발생함.
소감
Capacitor와 저항이 직렬로 연결된 회로에서 시간별로 감소하는 전압을 측정하는 실험.
기기사용에 익숙하지 않아 실험이 조금 어려웠음. 결과값
계산과정
그래프
오차원인
토의
|
|
|
RC회로 만들기 : 주어진 소자(저항과 커패시티)를 사용하여 회로 시험기에 RC회로를 꾸민다.
2)함수 발생기를 이용하여 회로에 전원 공급 : 건전지나 회로시험기의 출력 전원대신 함수발생기의 출력을 전원으로 사용한다. 함수발생기의 출력단
|
|
|
이것은 사용한 저항값의 오차 (±5%)와 파형을 읽을 때의 눈금오차로 판단된다.
참고1 ) OP AMP 내부 세부 회로도 (예시) 1. OP AMP의 기본 특성
2. 비반전 증폭기 회로구성 및 동작 원리 실험
3. 반전 증폭기 회로구성 및 동작 원리 실험
|
|
|
값과 전체 공급한 15V 전압의 값이 위 실험결과와 같이 일치하게 나왔다. 이 실험에서 주의할 점은 저항계로 회로의 저항을 측정하기 전에 반드시 회로에서 전원을 분리시켜야하는데, 그 이유는 회로에 연결된 상태에서 측정하게 되면 주변 저
|
|
|
, 전류는 순간적으로 변할 수 있다. 이것은 커패시터 회로가 순간적으로는 ( 단락 ) 회로로 동작함을 의미한다. [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
[결과 Report]- 3 pages
1. 실험 증명
2. 결론
3. 확인문제, 실험응용
|
|
|
결과에 나타난 입출력간의 위상차를 측정한다.
적분회로
1. , 으로 하여 회로를 구성한다. 입력파를 1kHz,, 10Vp-p 인 구형파로 하고 오실로스코프의
채널 1 에는 입력을, 채널 2에는 출력을 연결한다
2. 오실로스코프로 관측된 입출력파형을 관
|
|
|
결과 및 분석
-실험1
C=100 , R=10
-실험2
C=100 , R=33
-실험3
C=100 , R=100
-실험4
C=330 , R=10
-실험5
C=330 , R=33
-실험6
C=330 , R=100
<<결과>>
실험1
실험2
실험3
실험4
실험5
실험6
충전되는데 걸리는 시간의 반(초)
0.0007
0.0020
0.0062
0.0022
0.0067
0.0210
방전되
|
|
|
. 또한 코일과 비슷하게 생긴 회로 판을 사용하기보다 직선 도선으로 된 보드 판을 사용하거나 브레드 보드 판을 사용하면 실험에서의 오차를 좀 더 줄일 수 있을 것 같다. 1. 실험 목적
2. 준비물
3. 실험결과 정리
4. 결론 및 토의
|
|
|
결과와 비교한다.
⑼ 과 에 걸리는 전압의 위상차 를 계산한다.
c. R-C 회로
⑴ 교류전원으로 함수발생기(전원이 꺼진 상태)를 사용하여 Bread Board에 저항과 콘덴서를 그림 4와 같이 연결하여 직렬 R-C 회로를 구성한다.
⑵ 함수발생기의 진폭 조절
|
|
메뉴펼치기
