|
회로는 4비트 이진병렬가산기 2개를 이용해 구성된 BCD 가산기이다. 더해지는 두 수(BCD)를 나타내는 INPUT 소자 A4∼A1과 B4∼B1을 클릭하여 각각 A와 B에 0∼9 값을 입력하면서 출력 K5와 Z4∼Z1에 BCD 수로 결과가 출력되는지 확인하라.
그림 8에는 가
|
|
|
회로 설계의 최적화 방안을 모색할 필요가 있다. 이를 통해 더 나은 성능의 증폭 회로를 개발할 수 있을 것이다. 1. 실험 수행 시 유의사항
2. MOSFET 증폭기 실험 결과
A. 공통게이트 증폭 회로
1) N채널 실험 결과
2) P채널 실험 결과
3) 공통
|
|
|
병렬로 연결된 bypass capacitor CE는 교류에 대한 네거티브 피드백 효과를 막아 RE에 의해 전류 증폭도가 감소하는 것을 막아준다.
그림 7. 실제적인 에미터 접지 증폭기에서의 교류 신호 입출력
3. 시뮬레이션
1) 회로도
2) 결과
4. 결과 및 토의
|
|
|
수 있었다. 시간이 허락한다면 시뮬레이션으로 라도 나머지 공리와 정리들이 성립함을 알아보아야 겠다. 1. Title
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Results
실험 1~5
A. Data
B. Discussion
7. Analysis
8. Conclusion
|
|
|
회로도
<그림 2. 3> spice 결과
* 변압기 출력의 측정값은 6V가 아닌 다이오드의 전압 강하로 인해 5.3V임을 확인 할 수 있다.
브릿지 정류회로를 거친 전파정류 역시 Vp - 1.4 = 4.6V 이다.
3. C1, R1을 연결하고 A점의 출력을 스코프로 측정하고, 계산
|
|
|
결과를 살펴보면, 의 관계식이 성립됨을 살펴볼 수 있다. 회로가 병렬로 구성되어 있으므로, 각 회로의 양단에 걸리는 전압은 의 크기와 같고 와 같음을 회로 분석을 통해 알 수 있다.
< Part 3 >
(a)
(b) How is the total voltage across the two series elem
|
|
|
A]
1) 직렬 RLC회로의 임피던스
Z = √R2 + (XL - XC)2
- XL과 XC의 차가 0이면 회로의 임피던스는 저항 성분만을 갖는다. 즉, Z = R이다. 다시 말해서, 유도성 리액턴스 성분과 용량성 리액턴스 성분이 서로 상쇄되면 회로는 결국 저항만의 회로가 되며,
|
|
|
회로의 전력 및 역률을 측정하고, 3상 전력계를 이용하여 3상회로의 전력 및 역률을 측정하는 실험이었다.
1학기 기초전기 전자 시간에 배운 부분이라서 이론적으로 어렵지는 않았지만 실제로 각종 전력계를 다루어 보는 것이라서 긴장을 하
|
|
|
회로의 시정수를 측정하는 실험이였다. 커패시터와 인덕터를 직렬과 병렬로 연결해서 실험해본 결과 커패시터는 직렬일때는 저항의 병렬처럼, 병렬일 때는 저항의 직렬처럼 작용하고, 인덕터는 저항의 직병렬 연결과 같게 작용한다는 사실
|
|
|
a)]와 같은 회로를 구성한다.
(3) 전압계를 보면서 전원가 10 V되게 조절한다.
(4) 회로에 흐르는 전류 를 측정한다(실험값).
* (5) (3)과 (4)의 결과를 이용하여 전체 저항 를 계산한다.
(6) 전압계를 저항에 병렬로 연결하여 전압 강하 를 측정한다.
(7
|
|
메뉴펼치기
