|
회로에서 증폭기가
가장 기본이 되는 회로라면
디지털 회로에서는 inverter
회로가 가장 기본이 되는 회로
⇒ Inverter의 구현은 아래 그림과
같이 간단히 스위치 하나로
구성하기도 하고 Complementary Switch를
사용하여 Inverter를 구현하기도 한다.
|
|
|
회로 설계
2-2-1. 회로구성
무부하
부하 500Ω
C1 Short, D1제거 무부하
C1 Short, D1제거 부하 500Ω
반파 전압 체배회로를 구성한 회로이다. 각각 왼쪽은 무부하, 오른쪽은 부하저항 500Ω을 추가한 회로이다. 부하저항 500Ω은 1kΩ 2개를 병렬연결 하여
|
|
|
회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표4와 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 12
2 비트 병렬 가산기
그림 13의
|
|
|
회로 실습
(a) 그림과 같은 회로를 완성하기 위하여 필요한 핀 번호를 기입한다.
(b) Inverter의 Input 에 따라 TR Base의 논리와 LED의 동작 결과를 정리하시오.
INPUT
TR2N3904
LED
LOW
O
ON
HIGH
X
OFF
INPUT
TR 2N3906
LED
LOW
X
OFF
HIGH
O
ON
INPUT
TR 2N3904
TR 2N3906
LED(RED)
LED(
|
|
|
병렬로 100㏀을 연결하여 동작점을 포화영역으로 이동하여 바이어스 전압과 신호증폭을 측정한 결과 <표 6>과 같았다.
바이어스 전압과 전류
9.79V
1.46V
0.85V
8.94V
0.61V
0.69mA
0.004mA
172.5
클리핑이 없는 최대 진폭
출력전압
입력전압
+진폭:20mV,
|
|
|
회로 구성입니다.
각각의 저항에 전류계를 달아놓고 전압을 0~10까지 1씩 증가시켜가며 얻은 그래프입니다.
아래 표는 10V에서의 측정 값을 나타냅니다.
R2와 R3에 걸리는 전류의 합은 R1에걸리는 전류와 같습니다(직렬) 고 찰
목 적
실험방
|
|
|
회로도를 구성하였고, PSPICE 프로그램을 통하여 [그림 3-4]와 같이 시뮬레이션하여 입력파형과 출력파형을 얻을 수 있었다.
[그림 3-4]에서 볼 수 있듯이 의 경우 임피던스가 커패시터와 저항의 병렬연결로 되어 있기 때문에 커패시터가 완전히
|
|
|
병렬로 램프와 저항을 연결하고 SSR의 DC 전압 입력부분은 빛 검출 회로의 DC 입력 측과 Transistor의 Collector에 각각 연결하고 AC 부하 측에는 경광등을 연결한다. 이상이 없을 경우 빛이 차단되므로 대부분의 전압이 포토 인터럽터의 2차 측에 걸리
|
|
|
회로에서 i에 대한 미분방정식을 쓰고 그 해를 구하여라. 이때, 시상수(time constant)를 구하고 그 의미를 설명하라.
▲ 시상수
▲ R-L 회로에서 R에 비하여 L이 클수록 시정수가 커지며, 지수적 변화가 서서히 일어난다. 이것은 전류에 대한 L의 관
|
|
|
회로도
( b ) 카운터의 출력 파형
입력펄스
21 출력
21 출력
0
0
0
1
0
1
2
1
0
3
1
1
4
0
0
( C ) 2단 2진 카운터의 계수표
( D ) 기호
[그림] 기본적인 2단 2진 카운터와 출력 파형
- 클럭 펄스는 하강 에지(↓)에서 트리거되며, 각 클럭 펄스가
|
|
메뉴펼치기
