|
회로를 테브난 등가회로로 바꾸면 그림 17-11(d)와 같은 등가회로를 얻는다. 등가 출력 RC 회로는 와 의 병렬인 등가정항과 밀러공식으로서 구한 캐패시턴스에 직렬로 구성된다.
--------------------------------------------(17.11)
그림 17-11(d)에서 임계주파
|
|
|
회로(Electronic Circuits)』, 김희준 저, SciTech
2) 『Principles of Electric Machines and Power Electronics』, P.C. Sen 저, Wiley
3) 『(그림으로 알 수 있는) 모터의 구조』, 티니코시 킨지 저, 현영창 역, 세화
4) 『전지의 기초 』, 서촌소의 저, 손영대 역, 성안당
6.
|
|
|
회로(meter in circuit)
▲ 특 징
1. 실린더와 병렬로 유량 제어 밸브가 부착되 어 있다.
2. 유압 펍프로부터 토출유의 일부를 바이패 스시켜 오일 탱크로 되돌리고 그 복귀양을 제어하는 밸브이다.
3. 동력손실이 다른 로보다 적고 효율이 높다.
4. 부
|
|
|
회로의 활용 가능성을 더욱 확장해 나가길 기대한다. 1. 실험 결과
1) 병렬 데이터 저장 및 전송의 이해
2) 로직 변화를 통한 코드 분석
3) 로직 변화를 통한 코드 실험
4) 4비트 직렬 입력/병렬 출력 레지스터
5) 4비트 SIPO에서의 for 문 활용
|
|
|
회로도에서 저항마다의 전류를 측정하면 전선이 갈라지는 부분에서는 전류의 크기가 갈라지고 전선이 합해지는 곳에서는 전류의 크기도 커진다. 그러면 전선이 여러 가닥으로 나누어 질 때에도 성립함을 알 수 있어야 한다. 그리고 각 저항
|
|
|
회로
1 DEPP (double-ended push-pull) 회로
두개의 트랜지스터가 부하에 대해 직렬로 ,전원에 대해 병렬로 동작 하며 부하 단자가 2개 있는 것을 DEPP 회로라 한다.
2 SEPP (single-ended push-pull) 회로
두개의 트랜지스터가 부하에 대해서는 병렬로, 전원에
|
|
|
병렬로 커패시터 를 부가해 교류 신호를 바이패 스시킴.
- 안정지수
- 테브난의 정리(Thevenin\'s theorem)
테브난 정리는 2단자 회로를 저항 RTh와 전압원 VTh의 직렬 연결된 등가회로로 바꿀 수 있음을 의미한다. 여기서 VTh는 단자 ab의 개방회로의
|
|
|
회로들과는 좀 다른 회로들이 대부분이며 다뤄보지 않은 어려운 이론들도 새로 배웠기 때문에 따라가기가 좀 힘들었다. 하지만 하나씩 차근차근 실험을 하다보니 이론으로 배웠던 것들을 확인할 수 있었으며, op-amp에 대해서 더 잘 이해할 수
|
|
|
회로가 간단하고, OP amp가 특성이 잘 나타나서 간단하게 끝낼 수 있었다. 이제껏 해온 실험 중에 결과가 이만큼 까지 깨끗하게 잘 나온적이 드물었기 때문에 가장 만족스러운 실험이었다고 할 수 있다.
반전 증폭기와 비반전 증폭기를 실험하
|
|
|
회로를 단순화하여 [그림 5]와 같이 바꾸었을 때, 등가전기용량에 대한 식은 아래와 같이 나타낼 수 있다.
또한, 축전기 개가 병렬 연결되어 있다고 할 경우 아래와 같은 식으로 나타낼 수 있다.
7. 축전기의 직렬 연결
직렬 연결에서는 축전기
|
|
메뉴펼치기
