|
전압인 V2의 값은 0.784mVpp가 나왔다. 이를 통해 CH1(=전체저항)과 CH2(=R2)를 사용하여 두 저항에 걸리는 각각의 값을 측정하는데 의 접지를 과 사이에 하면 안 되고 를 지나 그라운드에 접지를 연결해야 올바른 값이 나오며 이때 CH1의 값은 회로 전
|
|
|
전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이 반전단자에 인가되기 때문에 만일 제너 다이오드가 존재하지 않는다면 그림 20-11과 같은 구형파 출력이 얻어질 것이다. 그런데 제
|
|
|
회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.
≪ 그 림 ≫
3.1 브리지회로에서 에 걸리는 전압과 에 흐르는 전류는 얼마인가?
▶ KVL법칙을 적용하면
Mesh 1
15 = 390(i₁ - i₂)+ 470(i₁ - i₃)
|
|
|
회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 의 공식을 확인해 보면 gm의 증가에 따라 전압이득은 증가함을 확인할 수 있다.
4. 그림 23-1의 회로에서 부하저항 RL
|
|
|
전압을 측정하며, 직 병렬회로의 전류, 전압 특성을 이해하는 회로로 실험을 통해 알수 있듯이 전류와 전압관계는 선형적으로 비례하며, 직 병렬회로에 의해 합성저항을 구할 수 있다는 것을 알 수 있다. 각 부분 전압, 전류를 구하여 분압,
|
|
|
회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b) -1
(c) 1(d) 10
⇒ 회로가 증폭기로서 동작할 때는 Rf/Rs의 전압이득을 가지고 증폭기로서 동작하므로, -22㏀/2.2㏀=-10의 전압이득을 가지게 된다
3. 그림 31-1B의 회로가 적분기로서 동작
|
|
|
회로를 구성하였더니 출력단에서 구형파의 출력이 나오는 것을 알 수 있었다. 이번 실험에서는 흥미로웠던 점은 가변저항을 가지고 와 를 조절하면서 출력전압의 주파수와 듀티사이클을 측정하는 것이었는데, 따로 주어진 가변저항 값이 없
|
|
|
회로에서 차단상태일 때 컬렉터-이미터 전압은?
(a) 4V (b) 8V (c) 10V (d) 15V
⇒ VCC=VCE+ICRC의 유용한 공식 중 컬렉터-이미터 차단상태일 경우 전압은 IC의 전류가 0A 이기에 이를 대입하여 수식을 재정리하면 VCC=VCE가 된다. 이를 보면 VCC의 전압이 차단
|
|
|
전압강하가적어지고 전원설비의 이용효과가 커지는 장점이 된다
참고문헌
방폭전기기기에 대한 이해
정재희 저 | 韓國電氣工事協會 발행
직류저항전기회로에 대한 학생들의 이해도 분석
위화량 저 | 전남대 교육대학원 발행, 물리교육 전
|
|
|
인가전압 등을 나타내는 완전한 회로도를 작성한다. 저항값들을 구하기위한 계산과정 또한 보인다.
5) 전원을 끄고 스위치를 개방한 상태로 4)에서 설계한 회로를 구성한다. 실험조교에게 회로를 확인받은 후, 회로에 전원을 인가하고 전원 공
|
|
메뉴펼치기
