|
알 수 있다. 이는 Unsigned Decimal Number계산만을 가능하게 하므로 발생하는 결과이다. 1. 개요
2. 알고리즘
3. Verilog코드 - RCA와 Subtracter(가감산기 코드 따로 되어있음)
4. 파형 및 분석 - 결과파형을 십진수와 이진수 두개로 보여줌.
|
|
|
ALU, Shifter, 베릴로그 소스, 예비, 결과레포트
☞ Carry Ripple Adder / Carry Lookahead adder
◎ Carry Ripple Adder
> 비트 벡터로 구성된 두 개의 입력을 받을 때, 하위 비트의 덧셈 과정에서 carry가
발생하여 상위 비트의 adder에 carry in으로 들어가는
|
|
|
|
ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스
결과레포트만 있습니다.
베릴로그로 짠 소스있습니다.
|
|
|
다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
○ 전감산기 (full subtractor , FS)
● 결과보고서
○ 비고 및 고찰
○ 문제
○ 고찰
|
|
|
역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.멀티플렉서(Mux : MultiPlexer)
2.디멀티플렉서(DeMux : DeMultiPlexer)
3.4비트(4Bit) 가감산기(Adder & Subtracter)
4.4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)
5.8비트(8Bit) 가산기(Adder)
|
|
메뉴펼치기
