|
CLA_4bit_TB IS
END CLA_4bit_TB;
ARCHITECTURE behavior OF CLA_4bit_TB IS
COMPONENT cla_4bit
PORT(
Cin : IN std_logic;
A : IN std_logic_vector(3 downto 0);
B : IN std_logic_vector(3 downto 0);
m : IN std_logic;
Sum : OUT std_logic_vector(3 downto 0);
Cout : OUT std_logic;
Pout : OUT std_logic;
Gout :
|
|
|
못했던 부분들이 많아서, 이번 과제에서는 인터넷으로 각 명령어를 학습한 후에 과제를 만들었습니다. 문법이 길어지면서, 에러가 많이 발생하는데, 부호 하나 때문에 문법 전반적으로 걸쳐서 수개의 에러가 발생하는 것을 확인했습니다. CLA
|
|
|
VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
3. 목표 및 기준 설정
4. 합성 및 분석
5. 시험 및 평가
6. 논의
|
|
|
CLA회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39
|
|
|
using MAX+plus II 11
6.1 Simulation with Wavefirn Editor 11
6.2 Timing Analyzer, Delay Matrix 13
7. VHDL with Xilinx ISE 6 Project Navigator 14
Appendix 16
1. A Figure of *.Gdf file with MAX+plus II 16
2. Rough Code with VHDL 20
3. C coding using Micro Vi
|
|
메뉴펼치기
