|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
|
parity bit check==================
for(i=0;i<file_size;i++)parity_number=parity_number+parity_num[i];
for(i=0;i<file_size;i++)parity_num[i]=0;
for(i=0;i<file_size;i++){
check_bit=0x00;
for(j=0;j<8;j++)
check_bit+=((enc[i]>>j)&0x01);
if((check_bit%2)==1){ //error검사
dec[i]=(enc[i])
|
|
|
Parity in the Long Run\", Journal of Finance, Vol.XLV p157-174.
Harvey, John T.,(1996), \"Orthodox Appoaches to Exchange Rate Determination : A Survey\", Journal of Post Keynesian Economics, Vol.18 p567-583.
Rogoff, Kenneth(1996), \"The Purchasing Power Parity Puzzle\", Journal of Economic Literatur
|
|
|
유무를 카운팅해서 화면상에 뿌려주고, 연산되는 과정의 중간값들을 텍스트 파일로 저장해서 알수있게 작성을 했습니다. 1) 보고서 ppt
2) parity check
3) crc-8 오류검증
4) crc-8 modulo-2 연산 과정
5) crc-32 오류검증
6) crc-32 modulo-2 연산 과정
|
|
|
3) premonitory sign
4) mechanism of labor
5) 회음절개술 종류 및 장단점
6) placental expulsion방법
7) 분만직후 신생아 간호
8) 자궁수축제 종류 및 특성
2. 고위험분만
1) parity
2) Labor
3) Delivery
4) operative delivery
3. 현재 투여하고 있는 약물
4.
|
|
 |
Parity-bit를 계산하여 12bit의 Hamming code를 생성
if(^(out&12\'b0101_0101_0101))
out[0]=~out[0];
if(^(out&12\'b0110_0110_0110))
out[1]=~out[1];
if(^(out&12\'b0000_0111_1000))
out[3]=~out[3];
if(^(out&12\'b0111_1000_0000))
out[7]=~out[7];
end
end
endmodule
8bit의 입력 값에 대해 4bit의 Parity-bit를 추
|
|
메뉴펼치기
