|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
Sequence Detector 설계
<Verilog Code>
`timescale 1ns / 1ps // 1ns 기준으로 testbench 수행, 1ps는 rounding 한다.
module seq_det(seq_in,clk,rst_in,flag); // Module 설정( input, output )
input clk, rst_in; // 1bit 설정
input [3:0] seq_in; // 4bit 설정
output flag;
reg f
|
|
|
DETECTOR :누전 경보기)
41. V.S (VOLTAGE SWITCH :전압 절체 스위치)- 3Φ 4W
42. A.S (AMPERE SWITCH :전류 절체 스위치)- 3Φ 4W
43. C.O.S (CHANGE OVER SWITCH :전환 스위치)
44. Z.C.T (ZERO PHASE CURRENT TREANSFORMER :영상 변류기)
45. P.T.T(V.T.T) - (P.T(VOLTAQGE) TEST TERMINAL :전압 시험
|
|
메뉴펼치기
