|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
|
|
언어(HDL) 중 하나인 VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및
|
|
|
회로
논리회로설계 및 실습
프로그래밍언어구조론
프로그래밍 언어론
인터넷입문
인터넷 응용 및 실습
<표 5> 자격증 표시과목의 기본이수과목 또는 분야 (2000-2001년도)
참고문헌
[1] 황윤한(2000). 제7차 교육과정 운영의 효율화 방안. 광주
|
|
|
이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRIS MANO | 강철희 외 옮김 | 교보문고 | 2005년 02월
|
|
 |
및 과정
3장. 개념설계 및 상세설계
3장. 1절 시스템블럭도
3장. 2절 관련기술분석 및 하드웨어 설계
3장. 2절. 1 전체회로도
3장. 2절. 2 MCU(ATmega128)
3장. 2절. 3 입출력 포트
3장. 2절. 4 입출력 포트를 제외한 나머지 Pin
3장. 2절. 5 DS1302
|
|
|
및 설계
2.1 시스템의 동작
2.2 시스템 구성도
2.2.1 마이크로프로세서 구동회로
2.2.2 센서와 모터 구동부
2.2.3 전원부
2.3 로봇암의 구동 프로그램
3. 시스템 제작 및 테스트
3.1 마이크로프로세서 구동회로 제작
3.2 센서와 서보모터 구동회
|
|
|
및 제작, 충남대학교 석사학위논문, 1999
[2] 류준규, IMT-2000용 Fractional-N PLL 모듈 설계 및 제작, 충남대학교 석사학위논문, 2001
[3] 지충호, DDS/PLL Hybrid 광대역 주파수 합성기 설계 및 제작, 충남대학교 석사학위논문, 2005
[4] 이기정, 직접디지털 합
|
|
|
및 챗GPT 관련 대학 뉴스 기사
http://kuen.korea.ac.kr/news/articleView.html?idxno=583
20. LoveDeveloping 블로그 ChatGPT 및 생성형 AI의 기술적 원리와 활용법
https://lovedeveloping.tistory.com/13 1. 서론
1.1 챗GPT의 등장과 배경
1.2 인공지능 언어 모델의 발전 과정
1
|
|
|
회로도 및 도면 11
4.1 조작부 11
4.1.1 전체 11
4.1.2 ATmega128 12
4.1.3 JTAG Port 13
4.1.4 Power(+3.3v) 13
4.1.5 RF(Zigbee) 14
4.1.6 TFT-LCD 14
4.2 동작부 15
4.2.1 전체 15
4.2.2 ATmega128 16
4.2.3 RF(Zigbee) 17
4.2.4 Servo
|
|
 |
및 수행할 instruction들을 behavior code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고,
|
|
 |
[프로그래밍및실습/A+] C 언어로 프로그래밍을 학습.
[전자회로및설계(1)/A+] 전자의 전반적인 이해와 기본적인 회로를 설계 하였습니다.
[공업수학/A+] 전기관련분야를 이해하기 위한 과정을 학습.
[디지털공학/A+] 순서논리회로의 분석 및 설계
|
|
 |
및 디지털 회로를 학습했고 연구 활동을 진행하면서는 여러 가지 센서를 통한 회로설계와 논문작성을 하였습니다.
둘째, 저는 프로그래밍 언어 툴 사용에 익숙합니다. 소모임 활동을 통해 C언어교육을 받았고 새롭게 들어오는 후배들에게 C언
|
|
|
Verilog/VHDL 기반의 디지털 설계, HSPICE 기반의 아날로그 회로 시뮬레이션, TCAD 기반 소자 특성 분석, 그리고 MATLAB, Python 기반의 데이터 분석 및 제어 알고리즘 설계를 병행하겠습니다. 연구 목표는 매년 최소 한 편 이상의 SCI(E)급 논문을 작성하고
|
|
 |
디지털통신시스템(변조 및 복조 방식, coding)
C언어 - 중 / 어셈블리 - 하 / Pspice - 중 / Matlab - 하
* 해외연수, 교육, 봉사활동
<사람들 사이의 접착제>
기독교 단체를 통해 다양한 사람들을 만났고 그들과 함께 행동하면서 사람들의 행동과
|
|
메뉴펼치기
