• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 120건

디지털회로설계 및 언어 Verilog practice 2000000000 000 Practice 1: Up counter Practice 2: Down counter Practice 3: Up-down counter Practice 4: Moore FSM “1011” Sequence Detector Prob.1: Falling Edge Detector Falling_Edge_Detector.v source code module Falling_Edge_Detector(sequence_in,clock,reset,de
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2023.03.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
로그램 그 자체는 처음 상태)을 저장한 다. 예비.doc ………………………………………… 2p 컴퓨터구조실험 과제 : 예비 3 내용 : FSM순차회로의 개념과 Counter에 대해서 조사 ☞ FSM에 대해서 조사 ◎ Finite State Machine(FSM) ▒▒
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2009.07.06
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
Single Cycle CPU 제작,베릴로그, 소스, 레포트 Single Cycle CPU 제작,베릴로그, 소스, 레포트 정상적으로 모두 작동 결과레포트까지 있습니다. 쿼터스로 돌림. 1. 프로젝트 목적……………………………………………… 1 2, 설계사항의 정의
  • 페이지 5페이지
  • 가격 2,000원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스 결과레포트만 있습니다. 베릴로그로 짠 소스있습니다. 
  • 페이지 3페이지
  • 가격 700원
  • 등록일 2008.11.28
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
로그래밍 제어 방식을 사용한다. - control 메모리의 크기는 128 x 28(비트 수 가변가능) ≪ … 중 략 … ≫ #베릴로그 소스 ♡LOVE CPU module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z); input rs
  • 페이지 154페이지
  • 가격 23,000원
  • 등록일 2013.11.21
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 1건

up the marketing education for sellers. 제1장 서론 ·················1 제1절 연구배경 ·················1 제2절 연구목적 ···················4 제3절 연구구성 ················4 제2장 이론적 배경 및 선행연
  • 페이지 74페이지
  • 가격 3,000원
  • 발행일 2010.01.26
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 1건

counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에 기계어 파일을 넣어주는
  • 가격 2,500원
  • 등록일 2025.04.04
  • 파일종류 한글(hwp)
  • 직종구분 무역, 영업, 마케팅
top