|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2023.03.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
로그램 그 자체는 처음 상태)을 저장한
다. 예비.doc ………………………………………… 2p
컴퓨터구조실험
과제 : 예비 3
내용 : FSM순차회로의 개념과 Counter에 대해서 조사
☞ FSM에 대해서 조사
◎ Finite State Machine(FSM)
▒▒
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2009.07.06
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Single Cycle CPU 제작,베릴로그, 소스, 레포트
Single Cycle CPU 제작,베릴로그, 소스, 레포트
정상적으로 모두 작동
결과레포트까지 있습니다.
쿼터스로 돌림. 1. 프로젝트 목적……………………………………………… 1
2, 설계사항의 정의
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스
결과레포트만 있습니다.
베릴로그로 짠 소스있습니다.
|
- 페이지 3페이지
- 가격 700원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
로그래밍 제어 방식을 사용한다.
- control 메모리의 크기는 128 x 28(비트 수 가변가능)
≪ … 중 략 … ≫
#베릴로그 소스
♡LOVE CPU
module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z);
input rs
|
- 페이지 154페이지
- 가격 23,000원
- 등록일 2013.11.21
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|