|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
counter 10일 때는 down-counter로 작동하는 것을 확인하였습니다.
Digital system design Project #2
2. System 2
이번에는 7-segment로 작동하기 위한 회로도를 구성하는 작업입니다. 0부터 15까지 총 16가지의 숫자가 LED를 통해 나타나고 그 값들은 System1의 input()
|
|
|
카운터로 하려면 Q를 J,K에 넣어 주면 된다 Ⅰ. 동기식 카운터
1. 기재 및 부품
2. 회로 및 이론 정리
3. JK 플립플롭에 의한 동기식 카운터
Ⅱ. 비동기식 카운터
1. 비동기식 couter-up 카운터
2. 비동기식 counter-down카운터
3. 비동기식 u
|
|
|
실험들도 미리 공부하고 결과 값을 예상할 수 있었습니다. 만약 7번 이후의 실험을 했더라면, up/down-counter들과 감산 및 가산 계수에 대한 동작을 확인해 볼 수 있었을 것입니다. 실험목적
실험 (짝수 번 실험 시뮬레이션)
비고 및 고찰
|
|
|
Down Binary Counter
* Counter(카운터)
: 클럭 펄스가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로를
말한다. n비트 이진 카운터는 n개의 플립플롭으로 구성되며, 2n개의 상태를 가지는 카
운터를 말한다.
* 2비트 이진 카운
|
|
 |
Counter(RTC)
내부 오실레이터로 동작하는 Watchdog 타이머
-특수한 마이크로 콘트롤러 특징
Low-power Idle, Power Save and Power Down 모드
별도의 클럭으로 동작하는 RTC(Real Time Clock)
외부 및 내부 인터럽트 소스
2.2.2 AVR의 프로그램 방법인 ISP
|
|
 |
counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에 기계어 파일을 넣어주는
|
|
메뉴펼치기
