• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 123건

디지털회로설계 및 언어 Verilog practice 2000000000 000 Practice 1: Up counter Practice 2: Down counter Practice 3: Up-down counter Practice 4: Moore FSM “1011” Sequence Detector Prob.1: Falling Edge Detector Falling_Edge_Detector.v source code module Falling_Edge_Detector(sequence_in,clock,reset,de
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2023.03.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
counter 10일 때는 down-counter로 작동하는 것을 확인하였습니다. Digital system design Project #2 2. System 2 이번에는 7-segment로 작동하기 위한 회로도를 구성하는 작업입니다. 0부터 15까지 총 16가지의 숫자가 LED를 통해 나타나고 그 값들은 System1의 input()
  • 페이지 15페이지
  • 가격 2,800원
  • 등록일 2014.06.21
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
카운터로 하려면 Q를 J,K에 넣어 주면 된다 Ⅰ. 동기식 카운터 1. 기재 및 부품 2. 회로 및 이론 정리 3. JK 플립플롭에 의한 동기식 카운터 Ⅱ. 비동기식 카운터 1. 비동기식 couter-up 카운터 2. 비동기식 counter-down카운터 3. 비동기식 u
  • 페이지 5페이지
  • 가격 1,000원
  • 등록일 2005.09.27
  • 파일종류 워드(doc)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
실험들도 미리 공부하고 결과 값을 예상할 수 있었습니다. 만약 7번 이후의 실험을 했더라면, up/down-counter들과 감산 및 가산 계수에 대한 동작을 확인해 볼 수 있었을 것입니다. 실험목적 실험 (짝수 번 실험 시뮬레이션) 비고 및 고찰
  • 페이지 6페이지
  • 가격 1,500원
  • 등록일 2021.09.08
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
Down Binary Counter * Counter(카운터) : 클럭 펄스가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로를 말한다. n비트 이진 카운터는 n개의 플립플롭으로 구성되며, 2n개의 상태를 가지는 카 운터를 말한다. * 2비트 이진 카운
  • 페이지 8페이지
  • 가격 1,500원
  • 등록일 2009.03.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 1건

Counter(RTC) 내부 오실레이터로 동작하는 Watchdog 타이머 -특수한 마이크로 콘트롤러 특징 Low-power Idle, Power Save and Power Down 모드 별도의 클럭으로 동작하는 RTC(Real Time Clock) 외부 및 내부 인터럽트 소스 2.2.2 AVR의 프로그램 방법인 ISP
  • 페이지 67페이지
  • 가격 10,000원
  • 발행일 2014.10.17
  • 파일종류 압축파일
  • 발행기관
  • 저자
top