|
.doc………………………………………… 2p
컴퓨터구조실험
◎ 실험결과3
>> UpDownCounter (mkUDCounter.v)
>> RingCounter (mkRingCounter.v)
>> 고찰
▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒
mkRingCounter.v
mkUDCounter.v
1.94KB
|
|
|
디지털회로설계 및 언어
Verilog practice
2000000000 000
Practice 1: Up counter
Practice 2: Down counter
Practice 3: Up-down counter
Practice 4: Moore FSM “1011” Sequence Detector
Prob.1: Falling Edge Detector
Falling_Edge_Detector.v source code
module Falling_Edge_Detector(sequence_in,clock,reset,de
|
|
|
n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고서
실험 9
Shift Register & Ring Counter & Counter
|
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
|
로그램 개발 시간 및 프로그램 코드 용량 등이 증가하는 문제점이 있다.
- 해결 방안
인버터 제어장치를 개발한다. 기존의 PLC의 기능을 대신하는 피에스씨(PSC : Programmable Sequence Controller)를 인버터 기능을 처리하는 부분에 별도의 프로세서로
|
|
메뉴펼치기
