• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 44건

.doc………………………………………… 2p 컴퓨터구조실험 ◎ 실험결과3 >> UpDownCounter (mkUDCounter.v) >> RingCounter (mkRingCounter.v) >> 고찰 ▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒ mkRingCounter.v mkUDCounter.v 1.94KB
  • 페이지 7페이지
  • 가격 1,000원
  • 등록일 2009.07.06
  • 파일종류 압축파일
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
디지털회로설계 및 언어 Verilog practice 2000000000 000 Practice 1: Up counter Practice 2: Down counter Practice 3: Up-down counter Practice 4: Moore FSM “1011” Sequence Detector Prob.1: Falling Edge Detector Falling_Edge_Detector.v source code module Falling_Edge_Detector(sequence_in,clock,reset,de
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2023.03.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다. 논리회로실험 결과보고서 실험 9 Shift Register & Ring Counter & Counter 
  • 페이지 11페이지
  • 가격 3,000원
  • 등록일 2009.01.08
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적 ■ 실험이론  (1) 비동기식 카운터  (2) 동기식 카운터  (3) Up/Down counter ■ 실험준비물 ■ 예비과제
  • 페이지 7페이지
  • 가격 2,300원
  • 등록일 2012.04.01
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
ring counter)와 존슨 카운터(Johnson counter) 등이 있다. 그림 8. 3비트 이진 카운터 상태천이도 이제 카운터 회로를 직접 설계해보자. 예를 들어 클럭펄스가 인가될 때마다 0부터 5까지 차례로 세는 modulo-6 카운터를 설계한다고 가정하자. 카운터를 설
  • 페이지 12페이지
  • 가격 2,000원
  • 등록일 2009.06.10
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top