|
VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으
|
|
|
Verilog를 이용한 회로 구성하기
Pin 할당 하기
구현(Implement)하기
트레이닝 키트(COMBO-II) 동작시켜 보기
예상 결과
DIP_D[13:12]의 입력에 2비트의 4개의 값을 스위치로 입력시에 7-segment display에 아래의 값이 출력되어야 한다.
DIP_D[13:12] : 4 to 1 M
|
|
|
Verilog-HDL을 일부 사용하고있었으나 극히 제한적이었다. 이즈음 VHDL도 발표가 되어 연구소와 학계에서는 국내 HDL 표준화 문제가등장하게 되었다. 결국 Verilog-HDL과 VHDL 둘중의 하나를 선택하는 일이었다.
그당시 Verilog-HDL은 CADENCE라는 회사 전용
|
|
|
verilog simulation 파형 (동일하게 나왔음.)>
입력 00010001(real 1, image 0)
<임펄스 입력>
<Rectangular 파형 출력>
합성 결과
<전체 블록도>
앞의 16 R2SDF 모듈 중심으로 설명
<16 - R2SDF>
나머지 R2SDF 모듈도 동일 구조로 구성되어 있다.
<T
|
|
|
이러한 요소들을 고려하면 확장 가능하고 효율적인 BCD 카운터를 구현하는 데 도움이 된다.
8. 테스트벤치 소스 코드 수정 사항
1자리 BCD 카운터의 테스트벤치 소스 코드 수정 과정은 실제 설계 검증에 있어 매우 중요하다. 먼저, 초기 테스트벤
|
|
 |
설계 동기와 목적
전체 시스템 블록도 및 계층도
LCD display
LED/7 Segment display
하드웨어 설계 통합
단위 모듈 테스트
H/W 구현 및 외관 제작
결론 설계 동기
|
|
 |
로그데이터를 직접 한 줄 한 줄씩 찍어보면서 변수의 흐름을 추적한 결과 문제의 원인을 발견할 수 있었습니다.
이렇게 몇 날 며칠을 인코딩과 관련된 문제 해결에 매달린 끝에 발표를 3일 앞두고 소스코드-웹서버-데이터베이스의 인코딩 방
|
|
 |
발표 마감 2일 전 간단한 연산에 성공했습니다. 결국 조원을 설득했고 함께 밤을 새면서, 저는 HDL을 조원은 F/W를 수정했습니다. 설계 SPEC은 사칙연산이었지만 나누기를 완성한 조도 없었습니다. 그렇기에 사칙 연산은 물론 제곱, 루트, 로그까
|
|
 |
로그, 네트워크 트래픽, 시스템 이벤트 데이터 등을 수집 및 가공하여 분석 가능한 형태로 구성한 후, 이를 바탕으로 보안 위협 탐지 모델을 개발할 계획입니다. 특히 머신러닝 및 딥러닝 기반의 알고리즘을 활용하여 자동화된 보안 대응 기술
|
|
 |
로그 데이터를 기반으로 예지 보전을 제안할 수 있는 역량을 키울 것입니다. 또한, 불량 분석(FA)을 위한 EDX, XPS, SEM 등 정밀 분석 장비 활용 능력을 높여 공정 상 문제를 빠르게 진단하고 해결하는 데 기여하고자 합니다.
중장기적으로는 AI 기
|
|
 |
발표력 등을 함께 향상시키기 위해 매일 적극적으로 노력할 것이며, 한발한발 성장하는 연구자가 되기 위해 꾸준히 자기계발에 힘쓰겠습니다. 이를 통해 실무에 강한 인재로 거듭나고, 회사와 연구팀에 의미 있는 기여를 할 수 있도록 최선을
|
|
메뉴펼치기
