디지털회로 설계의 기초 7장 연습문제 풀이

소개글

디지털회로 설계의 기초 7장 연습문제 풀이에 대한 보고서 자료입니다.

본문내용

0
01
0
RB=BC
1
SC=A'C'
1
0
01
0
RC=C
1
Prev
Input
Output
SA=BC
1
0
01
0
RA=B'
1
SB=B'C
0
0
00
0
RB=BC
0
SC=A'C'
0
0
00
0
RC=C
0
Prev
Input
Output
SA=BC
0
0
01
0
RA=B'
1
SB=B'C
0
0
00
0
RB=BC
0
SC=A'C'
0
1
10
1
RC=C
0
Prev
Input
Output
SA=BC
0
0
01
0
RA=B'
1
SB=B'C
0
1
10
1
RB=BC
0
SC=A'C'
1
0
01
0
RC=C
1
7.8 병렬 로드 기능을 갖는 동기 이진 계수기를 설계하시오. 여기서 Carry-out 의 역할을 설명하시오.
sol)
Carry-out의 역할 : A[4:1]의 결과가 1111, 즉 Count가 15인 경우 다시 처음부터 Counting을 하도록 하는 역할을 한다.
7.9 문제 7.8의 계수기를 이용하여 순서 10,11,12,13,14,15의 mod-6 계수기를 설계하시오.
sol)
Carry-Out 발생 시 I[4:1]에 1010이 Load되도록 구현한다.
7.10 3비트 이진 비동기 계수기에서 플립플롭의 전송 지연 시간이 50ns이고 게이트의 전송 지연 시간이 20ns라면 최대 클럭 주파수를 구하시오.
sol)
지연시간에는 플립플롭 지연시간만 3배로 걸리므로 총 지연시간은 150ns이다.
그러므로 최대 클럭 주파수는 1/150ns = 6.7MHz 이다.
7.11 순서 0,1,2,3,4,5의 mod-6 비동기 계수기를 하강 에지 트리거 JK 플립플롭을 사용하여 설계하시오. 그리고 설계된 회로에서 초기 상태가 상태 6 또는 7일 경우의 상태 천이 과정을 설명하시오.
sol)
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
A
B
C
JA
KA
JB
KB
JC
KC
0
0
0
X
X
X
X
1
X
0
0
1
X
X
1
X
X
1
0
1
0
X
X
X
X
1
X
0
1
1
1
X
X
1
X
1
1
0
0
X
X
X
X
1
X
1
0
1
X
1
0
X
X
1
JA = 1
BC
A
00
01
11
10
0
x
x
1
x
1
x
x
x
x
KA = 1
BC
A
00
01
11
10
0
x
x
x
x
1
x
1
x
x
JB = A'
BC
A
00
01
11
10
0
x
1
x
x
1
x
0
x
x
KB = 1
BC
A
00
01
11
10
0
x
x
1
x
1
x
x
x
x
JC = 1
BC
A
00
01
11
10
0
1
x
x
1
1
1
x
x
x
KC = 1
BC
A
00
01
11
10
0
x
1
1
x
1
x
1
x
x
7.12 문제 7.11의 mod-6 계수기와 순서 0과 1을 가지는 mod-2 계수기를 결합하여 mod-12 계수기를 설계하시오. 그리고 결합 순서에 따른 차이점을 설명하시오.
sol)
00->01->02->03->04->05->10->11->12->13->14->15
00->01->10->11->20->21->30->31->40->41->50->51

키워드

논리회로,   전전컴,   경북대,   디지털회로