목차
① Memory Controller의 시뮬레이션 결과
① Memory Controller의 설계
① Memory Controller의 설계
본문내용
속 변화하도록 만들어 주기 위해 필요하다. NOT게이트는 write신호의 처리 부분이다. write가 0이 되면 곧바로 rdy_x가 1이 되어야 하므로, NOT게이트를 이용하여 구현하였다. D flip-flop은 앞에서 구한 rdy_x의 다음 상태인 rdy_x_next를 D로 받아, Q' 데이터를 wire rdy_x_2로 연결하여 사용한다. read는 0이 되더라도 곧바로 rdy_x가 1이 되지 않고 다음 Cycle에서 1이 되므로, positive edge D flip-flop을 사용하였다. write에 대한 rdy_x와 read에 대한 rdy_x를 AND게이트로 연결하면, 최종 output rdy_x가 출력된다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다.
추천자료
- [디지털시스템(Verilog)] Execution Combination Top 결과보고서
- [디지털시스템(Verilog) Memory Top & Writeback 결과보고서
- [디지털시스템(Verilog)] 32×32 Binary Multiplier 결과보고서
- [디지털시스템(Verilog)] 32-bit Adder-Substracter 예비보고서
- [디지털시스템(Verilog)] Address Generator, Branch Handler, PC Calculation Unit을 위한 D...
- [디지털시스템(Verilog)] Address Generator, PC Calculation Unit, Branch Handler 예비보고서
- [디지털시스템(Verilog)] ALU Decoder 예비보고서
- [디지털시스템(Verilog) Assembly 예비보고서
- [디지털시스템(Verilog)] Data Mapping Unit, Execution Combination Top 예비보고서
소개글