결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

목차

< 목 적 >

< 실험 과정 및 결과 >

< 실험 고찰 >

본문내용

수 있는 완전한 가산기를 만들려면 그 자리보다 낮은 자리에서 발생하는 자리올림수를 받아들일 수 있는 입력요소가 추가 되어야하고, 또한 자리 올림수를 발생시킬 수 있어야 한다. 반감산기는 2개의 한자리 2진수 A,B를 감산할 경우의 논리회로를 말하며, 출력변수들은 차(D:difference)와 빌림수(B:borrow)로 나타낸다. 전감산기는 뒷단의 위치에 빌려준 1을 고려하며 두 비트의 뺄셈을 수행하는 논리회로로서, 림수(borrow) 입력을 취급하기 위해 변수 A,B에 추가로 B의 입력이 한 개 필요함을 공부하였는데, 실제 실험을 통해 이론과 비교 확인해 보았다. 예비보고서와 실험전 시뮬레이션 결과물과 실험 결과는 일치하였고, 이론적 지식을 실제 실험을 통해 증명할 수 있었다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 가산기와 감산기(Adder & Subtractor)을 통하여 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인하는데 크게 어려움이 없었다. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다.

키워드

아주대,   논리회로실험,   결과,   가산기와 감산기