|
표기한다.
XOR 게이트의 논리식은
으로 표기할 수 있으므로 AND, OR, NOT 게이트를 사용하여 XOR 게이트를 구성할 수 있다. 다른 한편 로 표기할 수 있으므로 XOR 게이트는 NAND 게이트만 사용하여 구성 할 수 있다. 또한
로 표기할 수 있으므로 XOR 게
|
- 페이지 7페이지
- 가격 1,800원
- 등록일 2013.11.13
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
·실험주제 : 기본 논리게이트 7개를 VHDL로 구현한다.
·실험소스
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY week2 is
PORT ( in_a,in_b:in std_logic;
out_y: out std_logic);
end week2;
ARCHITECTURE week2_arch of week2 is
begin
out_y<=in_a and in_b;
end week2_arch
·실습과정
1. 라이센
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
AND게이트
<AND회로도> <AND게이트> <AND게이트>
입력[V]
출력[V]
Y
0
0
0
0
5
5
5
0
0
5
5
5
▶OR게이트
<OR게이트회로도> <OR게이트> <OR게이트>
<OR게이트> <OR게이트>
입력[V]
출력[V]
Y
0
0
0
0
5
5
5
0
5
5
5
5
▶NOT게이트
<NOT
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2010.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트인 AND, OR, NOT, XOR 외에 데이터를 저장하는 버퍼와 NOT 게이트가 다른 게이트와 결합된 것을 독립적인 게이트로 취급하는데, 이들의 그림 기호와 진리표는 그림 3-26과 같다. 버퍼는 신호를 증폭시키거나 저장하는데 사용한다. NAND는 AND게
|
- 페이지 5페이지
- 가격 800원
- 등록일 2008.12.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트는 입력 중 어느 하나 또는 두 개가 모두 1일 때 출력이 ·이 되는 논리게이트를 말하며 , OR 게이트의 논리기호와 진리표는 아래 표 와 같이 나타내었다 . TTL IC로 OR 게이트는 7432(2입력)형이 있다
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
AND 게이트와 마찬
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|