|
0.18μm Tech를 위주로 공정을 설계하였습니다.
단위공정에 대해 공부를 한적이 있다면
알기쉽게 정리되어 있으며
STI, LDD,Poly Gate등 여러 기술들을 사용하였습니다. 1. 문턱전압을 조절하기 위한 이온주입양 설계
2.. 트렌지스터의 폭과 너
|
|
|
반도체와 N형반도체의 두 가지 영역을 만든 것으로서 그 경계면(접합면) 부근에는 반송자가 존재하지 않는 층(공핍층)이 있다.
2. 동작
다이오드는 P형측이 N형측보다 높은 전위가 되도록 전압E를 가하면 P형의 다수 반송자(정공)는 전지의 음극
|
|
|
주파수에 따른 입력파형, 복구된 데이터 파형 비교 28
그림 4.16 주파수에 따른 입력파형, PLL 출력 파형 , 복구된 데이터 파형 비교 29
그림 5.1 데이터 복구 확인 31
표차례
표 2-1 반도체 재료계 6
표 4-1 제안된 전압제어발진기 출력특성 28
|
|
메뉴펼치기
