|
된 VCO의 Phase noise를 구하면 약 -98.27dBc/Hz (@100kHz offset) 정도가 된다.
첫 번째 회로를 제작하여 출력을 확인해 본 결과, 원하는 Spec.을 만족하지 못했기 때문에 L1, L2, L3,C1,C2,C3의 값을 변화하여 낮아진 주파수 차이만큼을 높게 설계, 시뮬레이션 후
|
|
|
VCO 로서 전압 변화에 따라 발진 주파수를 변화시키며 삼각파(4번핀) , 구형파(3번핀)의 파형을 발생시킨다.(실험과정 6번에서 확인) 5번핀에 변조할 입력을 넣어 출력파형을 얻는데 입력 전압이 낮을수록 저주파가 높을수록 고주파의 출력이 나
|
|
|
되도록 회로를 C1 값을 설계하시오
.
C1을 33nF으로 설계하였다. 그 출력의 중심주파수는 2.083kHz를 얻을 수 있었다.
(6) 슈미츠 회로의 저항비 (RS1/RS2)와 Capacitor, C1의 값을 변화시키면서 출력파형을 관찰하시오.
Vc=0.5V, Rs1/Rs2=5kΩ/10kΩ, C1=10nF
Vc=0.5V,
|
|
|
vcO+4MC7IMD7waQgw7PAvb+hIL7IILPWsO0gwb64u8GhILChse7AzL+hILPWvu7B1rTCIMDMwK+0wj8=
http://blog.naver.com/hihiuk?Redirect=Log&logNo=100013481157
http://www.reportworld.co.kr/static/468/F467906.html
네이버백과사전
김강진 외 4인, 1998, 분석화학, 자유아카데미, p484~489
박두원 외 2인, 1986, 분석
|
|
|
vcO/oSDIr7vzwMyx4rW1IMfPsO0s&pid=fZ9rdwoQsCossaeotUlsss--073674&sid=SE9o-D5BT0gAAHHXJv0
http://km.naver.com/list/view_detail.php?dir_id=20901&docid=34397798
공각기동대 극장판에 대한 이해및 오시이 마모루 감독에 관한 key word 정리
http://www.manhwain.com/ultari/project2501/index_intro.htm에
|
|
 |
된다.
(4.1.20)
는 VCO 입력 capacitance와 병렬 결합되어 있으므로 loop filter 특성 왜곡을 방지하기 위해서 3배 이상의 크기를 가져야 한다.
제 2 절 PLL 설계 및 제작
본 논문에서 최종적으로 제작하고자 하는 것은 DDS를 이용해 800MHz의 출력 주파수를
|
|
|
VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage and Wide Range Phase Lock Loop for standard Mobile Image Achitecture, 석사 논문(연세대학교 전기전자 공학과, 삼성전자 LSI 시스템) 2004
<4> 김 대 정, “DLL기반의주파수 합성기” I
|
|
메뉴펼치기
