|
젝트를 생성한다.
3. Schematic으로 설정하여 전가산기의 회로도를 그린다.
4. END TIME과 GRID TIME을 설정한다.
5. A, B, Z에 원하는 값을 넣는다.
6. 입력 A, B, Z와 출력 S, c에 핀 설정을 해준다.
A는 pin90, B는 pin92, Z는pin89를 설정해주었고, bus1, bus2, bus3을
|
|
|
전가산기의 진리표다.
(3) 예비 보고서
1. 이론 부분을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가산기를 설계하라.
전가산기는 1개의 반가산기와 1개의 OR 게이트로 구성되어 있다.
Quartus를 이용해 전가산기를 AND, OR, NOT 게이트만 이용해
|
|
|
QuartusⅡ
과제(덧셈기/뺄셈기 구현)을 Altera의 graphic editor를 이용해 모의실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
|
|
|
전가산기의 회로를 구성 한다.
② 구성된 회로도를 Quartus 를 사용하여 시뮬레이션 한다.
③ 전가산기의 Simulation 작동 결과를 확인한다.
④ Simulation 값과 이론 값을 비교해 본다.
⑤ 7483을 이용해 BCD가산기 회로를 구성한다.
⑥ 구성된 회로도를
|
|
|
전가산기
- 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다. 하나의 전가산기는 두개의 반가산
|
|
메뉴펼치기
