|
나와 있는 진리표의 결과이다.
A0 = 0, B0 = 0, A1 = 0, B1 = 1 일 때.
A0 = 0, B0 = 1, A1 = 1, B1 = 1 일 때
A0 = 1, B0 = 0, A1 = 1, B1 = 1 일 때
A0 = 1, B0 = 1, A1 = 1, B1 = 1 일 때 (1) 실험 목적
(2) 실험 준비물
(4) 전가산기와 반가산기
(3) 예비 보고서
시뮬레이션
|
- 페이지 8페이지
- 가격 13,860원
- 등록일 2012.11.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험할 때는 74283의 입력과 출력단자를 정확히 알아두어 실습 시 실수하지 않도록 유의해야겠다. 또한 8비트의 경우도 carry의 입출력에 유의하여 실수하지 않도록 해야겠다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법 및
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2011.11.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2비트의 가감산기는 실험3에서 했던 2비트의 감산기에 A와 B를 더할것인지 아니면 뺄것인지를 결정하는 Cin값을 피가수인 B와 XOR게이트로 연결을 해서 Cin값이 0일때는 덧셈을 하게하여서 실험3과 같은 결과가 나왔고, Cin값이 1일때는 피가수인 B
|
- 페이지 8페이지
- 가격 1,300원
- 등록일 2010.01.22
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험에서의 목적, 이론인 반가산기 회로를 기본으로 한 여러 전가산기와 반가산기들의 형태를 알 수 있었고, 회로의 구성에 대한 것들도 알 수 있게 되었다. 이론만 알고 있던 것들을 회로로 구성하여 실험하니 이해가 잘 되었다. 다른 조들의
|
- 페이지 7페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험값)
SC
SE
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
0
5. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|