JFET 특성결과보고서

소개글

JFET 특성결과보고서에 대한 보고서 자료입니다.

목차

1. JFET(Junction Field Effective Transistor)
1) JFET 의 주요 파라미터
2) JFET의 용도
3) n채널 작동 원리

2. 실험 결과
실험 1. JFET을 이용한 증폭회로 구성

3. 실험에 대한 고찰

본문내용

e의 전압 역시 증가함을 볼 수 있다.
JFET의 동작 원리를 정리하면 아래 그림과같다.
① Gate는 역 바이어스된 pn접합이므로,이 부분을 입력단자로 사용하면,입력 임피던스가 매우 크게 된다.
② Gate에 역 Bias값이 커질수록 pn접합에서의 SCL폭이 커지므로, 전도 채널폭이 좁아진다.
- 전류량은 Gate전압에 의해 제어된다.
③ Gate 역 Bias값이 커져 어느 값이 이르면 SCL폭에 의해 전도채널이 막히게 된다.
- 이 상태를 핀치오프(pinch off)라고 한다.
- 이때 게이트 전압을 핀치오프 전압( Vp ) 라고 한다.
2. 실험 결과
실험 1. JFET을 이용한 증폭회로 구성
Function Generator의 전압 : 20mV
Channel B의 전압 : 42.85mV
전압 이득 : 2.14
3. 실험에 대한 고찰
이번 실험은 JFET의 특성에 관한 실험이었다. JFET을 사용해 증폭기 응용회로를 만들 수 있었다. 증폭 회로는 JFET의 Gate에 순 바이어스를 걸어주어 Channel이 작아지는 효과를 만들어 Drain에서 Source로 흐를 때 저항값을 작게 만들어 전압을 높여주는 역할을 한다. Function Generator의 전압을 늘렸을 때 짤림 현상이 일어났다. 동작점이 포화점이나 차단점에 가까우면 증폭된 신호가 일그러져 짤림 현상이 일어나는데, 전압을 늘려서 동작점이 차단점에 가까워져 짤림 현상이 일어난 것 같다. 위의 Oscilloscope는 동작점을 포화점과 차단점을 잇는 load line 의 중심에 위치하도록 설정해서 대부분에서 짤림 현상이 없게 나온 것이다.

키워드

JFET(Junction Field Effective Transistor),   JFET 의 주요 파라미터,   JFET의 용도,   n채널 작동 원리,   JFET을 이용한 증폭회로 구성