|
연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지스터(register)
(2) 카운터(counter)
|
|
|
논리회로를 구성하여 실험을 통하여 진리표를 작성하라.
6. 실험 내용 및 결과
(1) 인버터 게이트의 회로를 구성하고 0V와 5V의 값을 가진 1kHz 구형파를 Vi에 연결한다. 입력전압 Vi와 출력전압 Vo를 각각 Ch1과 Ch2에 연결하고 DC coulping mode에서 파형
|
|
|
회로 모양이다. 따라서 클럭 펄스가 들어올때마다 출력이 바뀌게 되며, 이 관계가 그림 5(c)의 진리표에 표기되어 있다. 또 T플립플롭의 표시기호는 그림 5(b)와 같고 이때 T는 클럭펄스를 나타낸다.
T
Qn+1
0
1
Qn
Qn
(a) 회 로 (b) 표시기호 (c) 진리표
|
|
|
논리 설계(logic design)단계, 시스템 설계(system design) 단계, 실제적 설계(physical design) 단계로 나뉜다.
(1) 회로 설계 단계는 논리연산을 행하는 논리회로의 기본소자인 논리소자를 만들기 위해 능동소자와 저항과 같은 수동소자를 연결하는 단계
|
|
|
전압과 전류를 결정하는 사실을 알게 되었다.
논리회로의 배열에 따라 아주 다양한 논리연산이 가능하다는 것도 Boolean equation을 쓰면서 이해하게 되었고, 조그만 변화도 완전 정반대가 되는 연산을 낳을 수 있다는 점도 알게 되었다.
|
|
|
시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화시킨
|
|
|
연산의 구현
논리 마이크로 연산을 수행하기 위해서는 논리 게이트가 필요하다.
AND, OR, XOR 및 Complement
(1) 논리 회로
기본적으로 4가지의 기본 논리를 수행하며, 회로는 다음과 같다.
그림 1.9 논리회로의 스테이지
4. 시프트 마이크로연산
표 1.5
|
|
|
논리 게이트인 AND, OR, NOT 게이트의 진리표와 논리식을 실험을 통해 확인해 보는 것이었다. 간단히 말해 AND GATE (논리곱회로)는 입력된 두 개의 조건이 모두 참(1)일 때만 결과가 참(1)이 되는 논리연산이고, OR GATE (논리합회로)는 입력된 두 개의
|
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
|
|
회로를 만들어 보았다.
Input
Output
xa
xb
y0
y1
y2
y3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
4. 실험에 필요한 이론
(1) 실험에 사용할 소자들의 Data Sheet
(2) 논리연산게이트
디지털 컴퓨터는 각 부품의 전기, 자기 특성상, 2개의 상태만을 표현하는 방법
|
|
메뉴펼치기
