|
회로를 구성하여 실험을 했는데도 처음과 계속 같은 값이 나와서 당황스러웠다. 결국 교수님에게 물어보니 교수님께서 오실로스코프로 전압을 측정(8번 Vcc를 빼서 오실로스코프에 연결 후 스위치를 올렸다 내려 보며 전압의 이상 유무 확인)
|
|
|
카운터 회로에 주로 사용한다.
- 내부구조
- 진리표
CK
D
Qn+1
비고
0
X
Qn
불변
1
0
Qn
불변
1
1
n
반전
- 타이밍도 1. 그림 8의 4-bit even-parity generator/checker 실험회로를 결선하시오. D0, 1, 2, 3 입력에 1=H(5V) 와 0=L(0V)의 조합을 인가하고 Switch SW의 ON/OFF
|
|
|
프로그램의 flow chart
▶디지털시계 작동 결과물
~별도 첨부 <타이머/카운터를 이용한 디지털시계 설계>
▶이론 및 배경
▶타겟 보드(ATmega128 보드)설명 및 회로도 첨부
▶프로그램 소스파일 분석
▶전체 프로그램의 flow chart
|
|
|
.
-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타난다. 1. 플리플롭(flip-flop)
2. 카운터(COUNTER)
3. 8진 카운터
4. 10진 카운터(counter)
5. 래치(Latch)
|
|
|
위한 코드*********************
-- ************************ 1의 자리 카운터*****************************************
--*********************1의자리 디코더***************************
--************************************10의 자리 디코더**********************
4. 토의 및 분석
|
|
|
카운터 할 수 있다. 그러므로 링 카운터는 계단식 스위치와 유사하다고 말할 수 있다.
2) 존슨 카운터(Johson Counter)
존슨 카운터는 동일한 수의 플립플롭을 가지고 링 카운터의 2배의 출력을 나타내기 위하여
사용되는 회로로 링 카운터의 마지
|
|
|
counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008 목차
1. 서론
2. 본론
1) 에지트리거 플립플롭(D-, JK-, T-)의 진리표 및 특성 비교
2) 에지트리거 플립플롭(D-, JK-, T-)의 상태도 비교
3. 결론
4.
|
|
|
대처하는 IT 기업의 자세, 삼성SDS,
민감한 데이터와 네트워크 보안을 강화하는 7가지 방법, JooTC,
Adobe Acrobat Reader DC FAQ, Adobe
Packet Switching, Packet Switching Network 패킷 교환, 패킷 교환 방식, 패킷 교환망, 패킷 망, 정보통신기술용어해설
|
|
|
IC
NOPB SWITCH (4개)
Reset, Selector, Input, Enter 입력
SPST SWITCH (1개)
74190N의 UP/DOWN 스위칭 입력
LED-Diode (초록1, 빨강 1, 노랑3)
입력위치와 결과를 확인하기 위한 요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
|
|
|
회로의 예이다. 여기서 S1 스위치는 데이터를 1 혹은 0으로 설정하는 역할을 하며 S1을 원하는 상태로 놓고 S2의 푸시버튼을 누르면 그 데이터가 맨 앞의 플립플롭에 저장된다. 동시에 맨 앞의 플립플롭에 저장되어있던 데이터는 두 번째 플립플
|
|
메뉴펼치기
