|
카운터를 동시에 표현 할 수 있습니다. 그리고 흔히 볼 수 있는 전자시계와 같이, 카운터의 경우 순차적인 변화를 구현하는데 있어 많이 유용할 것 같습니다. ■ 목차 ( 1. 설계 목적, 2. 사용계기 및 부품, 3. 설계 이론 및 개요)
1. (Counter를
|
|
|
.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출력이
결정된다 사용 칩에 대한 설명
회로 동작 원리
회로 변경의 이유
Modulo 6 카운터 설계 과정
상태도
진리표
카르노 맵
최종 회로도
|
|
|
aly;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = '1' then
s_input <= '0';
elsif rising_edge(m_clk) then
s_input <= m_input;
en
|
|
|
회로 구성 》
《 A/D CONVERTER 회로 구성 》
회로구성 실험1의 회로 출력에 위의 비교기를 부가한다 (uAl458C OP amp에는 2개의 OP amp가 있으므로 1개의 op amp로 회로를 구성할 수 있다).
1) 1KHz pulse를 single pulse로 바꾸고 (스위치 box를 사용) counter를 0으로
|
|
|
회로를 구현하였다.
- 7476 Master-slave JK flip-flop을 이용하여 입력조합을 통해 실험 한 결과 <표 4>와 같은 결과를 얻었다.
입력
출력(JK=11)
출력(JK=00)
S
C
Q
Q
0
0
1
1
1
1
0
1
1
0
1
0
1
0
0
1
0
1
1
1
last Q
last
last Q
last
- 7476을 이용한 2-bit counter의 회로를
|
|
|
논리회로
컴퓨터 내부에서 2진수를 전기적으로 표현하고 처리하기 위해 2진수의 0과 1을 나타내는 전기적 신호로 동작하는 회로
게이트(gate)들의 조합으로 구성
작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
|
|
|
논리회로
기본 논리연산 /
부울대수,카르노 맵 간단화 /
드모르간 정리
논리회로
기본 논리연산
❖ 논리 게이트는 컴퓨터를 구성하는 기본 블록이며 컴퓨터의 대부분의
기능은 메모리 형태의 유형을 제외한 대규모의 집
|
|
|
전등이 하나 있다. 어느쪽 스위치에서도 전등을 켜고 끌 수 있도록 배선도를 그리시오. (힌트: SPDT (single pole double throw) 스위치를 사용하고, XOR 게이트 기능을 구현하시오.) 부울대수와 논리게이트 문제&정답
-디지털회로 설계의 기초 2장
|
|
|
\'d\'
(a) 16개의 입력을 갖는 2단 논리회로
x = ab, y = c + d
F = ab(c+d)+c\'d\'(a\'+b\') = xy + x\'y\'
(b) 14개의 입력을 갖는 다단 논리회로
그림 2.2.3 회로 다단화
그림 2.2.4 기술 매핑
2.3 레이아웃 합성(Layout Synthesis)
자동 생성되거나 또는 물리적 Mask Pattern을
|
|
|
논리간략화에 있어서 시각적인 그래프 기법의 하나이다.
3. 실험과정
1. 위 그림의 회로를 사용하여 표를 완성시키자.
2. 스위치 A를 떼어 SWG에 연결한다음 CRO로 X와 Y의 위치에서 그 파형을 관찰하고 그 린다.
1. 다음 그림들의 실험으로 각 표를
|
|
메뉴펼치기
