|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
스위치 뱅크
SWG
3. 기본 이론
플립플롭(이하-FF ), 쌍안정, 또는 2진수는 두 개(단지 두 개)의 안정된 상태를 갖는 회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후
|
|
|
스위치 뱅크
4. 실험과정
1. 555 타이머
(a) 단안정기
= 27
= 1μF
그림 5-3. 555 단안정기의 동작
실험 1(a) (식 5-3)의 과정에 따라 양단의 펄스폭 PW를 계산 및 측정하시오.
PW =
CRO를 C 양단에 연결하고, 그림 5-9에 파형을 그려 넣으시오.
주의 : 555의 3번
|
|
|
i = P(3)i P(3)i-4 (i = 7)
그림 1에서 보는 것과 같이 CLTA에서는 두 가지 종류의 셀로 구성된다.
즉, 첫 번째 레벨에서 사용되는 회로와 두 번째부터 네 번째 레벨에서 사용되
는 회로의 두 가지로 구성된다. 이들 회로의 배치는 type- A의 회로를 각 비
|
|
|
회로도를 보시면 알겠지만, D0일 경우만 2개의 NOT 게이트를 거친다. 그래서 아마 입력에서 출력까지 시간이 제일 길게 되지 않는 가 조심스럽게 생각해본다.
마지막으로 Digital Training Kit으로 디멀티플렉서의 운용을 확인해보았는데, 이 Kit는 입
|
|
|
회로이다.
2. 전가산기란 반가산기와 1개의 OR 게이트로 구성되어 있는데, 쉽게 말해 반가산기에서 출력된 자리올림수를 포함하여 3개의 출력 값을 더한 것이라고 말할 수 있다. 다음은 전가산기의 진리표다.
(3) 예비 보고서
1. 이론 부분을 이
|
|
|
기말 텀프로젝트로 만든것입니다.
여타 레포트 싸이트에서 받는 자료는 대부분 VHDL을 이용한 것인데
이것은 블록 다이어그램을 이용한 회로 구성 파일들을 통째로 압축했습니다.
알람/달력/초시계/오전오후기능이 모두 가능합니다.
모듈
|
|
|
회로의 신뢰성
▶ Breadboard를 제작하여 3회 이상 시험하여 모두 동작하면 통과.
▶ 이론값과의 오차를 측정하여 동작 범위를 설정함.
(2) 회로구현의 시간과 재현성
▶ 회로를 설계함에 있어서 누구나 설계도를 보았을 때 적은 시간을 들여서 높
|
|
|
많이 흐르면 led가 나가 버리고 너무 적게 흐르면 밝기가 약해지거나 작동이 되지 않기 때문에 적절한 저항을 사용하는 것이 중요하다.
회로가 의외로 복잡하여 작동원리대로 숫자를 출력하는 것이 쉽지만은 않았다. 8421-> 1000, 100, 10, 1임을
|
|
|
회로 실험을 통해서 많은 것을 배우고 있습니다. 물론 많이 힘든 것도 사실인데 그 만큼 머릿속에 많은 것이 남았고 생각하고 있습니다.
항상 배우는 자세로 열심히 하겠습니다.
좀 이르긴 하지만 즐거운 한가위 보내세요..^^: 1. 제목
5.
|
|
메뉴펼치기
