|
카운터를 넣은 PLL로 구성된다.
- 신디사이저의 위상 비교기는 기준 주파수
f_REF
와 N분주 카운터의 출력주파수
f_o /N
의 위상차에 비례한 평균전압을 발생한다.
- N분주 카운터는 통상 섬훨 스위치에 의해서 제어된다. 입력펄스 N개마다 하나
|
|
|
이 이용하여 2자리 BCD카운터를 이용하여 맥박 카운트 맥박 측정기
1. 주제 선정
2. 역할 분담
3. 일정 계획
4. 계획 일치도 및 성과
5. 블록다이어그램
6. 문제 및 문제 해결 방안
7. 각 파트별 회로설명 및 회로도
8. 각 소자 설명
|
|
|
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
검색 홈페이지(3) IC Master
라이브러리 만들기
|
|
|
회로의 변경을 위해서 납땜이나 결선 작업을 해야 하기 때문에 전기 기술자만 작업 변경이 가능.
생산 라인을 변경 시킬 때 작동 형식 변경, 시퀀스 회로 설계, 검사, 시험, 현장 시운전의 많은 단계를 거침.
복잡한 시스템의 경우 사용되는
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
논리 회로
(2) 인코더 : 디코더의 반대 기능을 수행하는 조합 논리의 회로로써 2n개의 입력과 n개의 출력을 가진다.
(3) 플립플롭 : 순차 논리 회로에서 쓰이는 메모리 요소로써, 0 또는 1의 두가지 안정 상태를 갖는 쌍안정 멀티바이브레이터로
|
|
|
회로를 VHDL로 구성하여 출력하시오. 클록의 주기는 40ns로 하시오.
각 출력을 부울대수로 나타내면 다음과 같다.
아래와 같이 VHDL과 Simulation을 실행하였다.
5. 고찰
부울대수를 간략화하는데 진리표를 작성하여 minterm 또는 maxterm 이 두가지 방법
|
|
|
회로적으로 UDR의 내용이 로드되어 BAUD 클럭에 맞추어 시프트 되면서 TXD핀으로 송출된다.
- 수신부
주요 레지스터로는 UDR(UART Data Register), UCR(UART Control Register), USR(UART Status Register)이 있다. RX_Shift_Register는 RXD핀으로 수신된 신호가 수신 BAUD 클럭
|
|
|
카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기
[참고 문헌]
- 디지털 논리 회로 분석과 설계
- 디지털 공학 실험
- http://sewoon.com/elect_data/information/flipflop.html (웹사이트)
- http://word.tta.or.kr/terms/termsView.jsp?gubun=1&terms_num=19007(웹
|
|
|
회로를 설계해보자.
오전/오후의 표시는 시간이 11시59분 59초에서 12시로 변할 때에 맞추어 오전/오후 표시가 바뀌도록 하면 될 것이다. 따라서 그림 14-8에 나타낸 회로와 같이 시를 나타내는 12진 카운터의 enable 출력 Eo를 T 플립플롭의 입력에
|
|
메뉴펼치기
