|
거 방식 위상 검출기의 입출력 특성 >
- 에지 트리거 방식 검출기는 배타적 논리합 검출기에 비해 켑쳐(포획), 트래킹 및 로크특성이 훨씬 우수하다.
전압제어 발진기(VCO)
VCO란 무엇인가?
- 출력주파수가 입력제어 전압에 직접 비례하는 네
|
|
|
|
|
|
Phase-Locked Loop, IEEE Journal of
Solid-State Circuits,\" vol. 32, no. 5, pp. 730-735, 1997.
[4] Philipus Oh, Win Chaivipas, Akira Matsuzawn, “A study on Full Digital Clock Data Recovery”
[5] YIREN, “Design of a clock and data recovery circuit in 65 NM technology”
[6] Sagar Waghela, San Jose State
|
|
|
Phase Locked Loop:PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에 따라 신호 지연이 발생하고 따라서 위상이 변하기 때문에, 수신측에서 시작과 끝점을 판단하지 못해 불량이 발생한다. 이런 현상을 막기 위해 클럭의 시작과 끝을 맞추어주
|
|
|
Loop Filter (LPF)
저역통과여파기(LPF)구조로 구성된 이 필터는 loop 동작중에 발생하는 각종 주파수들을 걸러내고, capacitor를 이용하여 축적된 전하량 변화를 통해 VCO 조절단자의 전압을 가변하는 역할을 한다.
3. 자유 발진 모드 (Free -running mode)
PLL
|
|
 |
Loop Delay Locked Loop, 동국대학교 대학원 전 자공학과 석사 논문 , 국회도서관 DLL 석사논문 자료실. 2005.
<2> RF Design House, PLL / VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage and Wide Range Phase Lock Loop for standard Mobile Im
|
|
|
loop Control System for the Redcuction of Reactive Power required by Electronic Converters\", IEEE Trans., IECI-23, 1976.
〔5〕M. Brenen, et. al., \"Single-Phase Active Power Filter with One Current Sensor in Source Side\", Research Memp 89-PE-03-0011, Science &Technology Center, Westinghouse Electr
|
|
|
Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Phase noise
그림 4.7 Bode plot
4.2.2 PLL 제작 및 측정
실제로 설계하여 제작한 PLL 모듈의 모습은 그림 4.8이다. 아직 VCO를 제작하여 연결하기 전의 모습이다.
그림 4.8 실제로 제
|
|
메뉴펼치기
