|
PLL에 있어서 주파수를 하나의 값(
f_1
)에서 다른 값(
f_2
)으로 바꾸는 식으로 약제동된 2차 지연 시스팀의 입력에 급격한 변화를 주면 VCO의 출력은 이 변화에 잠시동안
f_2
값 근처에서 진동하고 잠시후 새로운 주파수로 안정한다. (즉 정상상태
|
|
|
Locked Loop:PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에 따라 신호 지연이 발생하고 따라서 위상이 변하기 때문에, 수신측에서 시작과 끝점을 판단하지 못해 불량이 발생한다. 이런 현상을 막기 위해 클럭의 시작과 끝을 맞추어주는 동
|
|
|
PLL(phase locked loop)회로를 사용함으로써 가능하였다. 동기기가 반송파 신호를 생성하면 ASK신호와 같이 믹서에 믹서된다. 믹서출력은 두 신호의 합성분이고 그 신호가 저역통과필터와 전압비교기를 거쳐 복조가 되었다.
< 그림 35 > ASK 동기
|
|
|
PLL요약
1) VCO
VCO는 직류 전압을 입력으로 하고 출력이 주파수인 장치이다. 직류제어 전압이 증가하면 출력 주파수는 감소하는 특성을 갖는다.
2) Divider (또는 counter)
VCO의 출력주파수를 가져와서 비교시켜야 하는데, 주파수가 너무 높아서 비
|
|
|
k 할 수 있는 주파수 범위이다.
2) Lock range : PLL이 lock된 상태에서 이 lock을 유지할 수 있는 주파수의 범위이다.
5. FM복조
LC 발진기에서 capacitance 가 바뀌면 발진 주파수도 변하게 된다. 즉, capacitance의 제어 전압에 따라 주파수가 바뀌므로 FM(freque
|
|
 |
Locked Loop, 동국대학교 대학원 전 자공학과 석사 논문 , 국회도서관 DLL 석사논문 자료실. 2005.
<2> RF Design House, PLL / VCO 부분 , http://www.rfdh.com/
<3> 이 윤 우 , 성 창 경 , 최 우 영, A Low-Voltage and Wide Range Phase Lock Loop for standard Mobile Image Achitec
|
|
메뉴펼치기
