|
개 요
◉ 주차 별 설계 진행 과정
◉ 오류 검토
◉ 조별 활동 및 임무 분담
◉ Data sheets
◉ 기타 공구 및 사용
◉ 최종 회로도 및 Multisim 실험 결과
◉ 최종 결과물의 동작에 대한 개요
◉ 제작 후기
|
|
|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
회로를 설계하고 구성하라. 디스플레이로는 LED 1개와 전류 제한용으로 저항 330Ω을 사용하라. 펄스폭이 설계 내용과 대략 같은지를 검사하라. 보고서에 회로를 그려 넣고 실험 결과를 기술하라.
모의실험&실험예측(PSPICE Simulation)
▶ 비안정 멀
|
|
|
논리 변수는 그대로 둔다.
● consensus의 정리
AB + BC + A\'C + (A+A\')BC + A\'C
= (AB + ABC) + (A\'C + A\'BC)
= AB(1+C) + A\'C(1+B)
= AB + A\'C
- 한 변수(A)가 한 항(AB)에, 그 변수의 보수(A\')가 다른 항 (A\'C)에 표현되는
두 항이 있을 때 consensus항은 나머지 변수들의 곱
|
|
|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
회로로서 두 개의 서로 다른 트리거 전압 값에서 출력상태가 변환된다. 그림 12와 같이 낮은 트리거 전압값(LTL)과 높은 트리거 전압값(UTL)에서 동작한다. 그림 13은 슈미트 트리거의 표시기호를 나타낸다.
3. 실험기구
- 디지털 실험장치
- 오실
|
|
|
조절하는 회로를 설계해보는 실험등) 에 대한 실험도 해 볼수 있는 기회가 있었으면 한다. 목적
결과
(1) 4-to-1 멀티플렉서
(2) 1-to-4 디멀티플렉서
(3) 논리함수의 구현
(4)멀티플렉서와 디멀티플렉서의 중첩사용
Discussion
|
|
|
실험
2. 강의법
3. 질문법
4. 기본적 탐구과정
5. 과학적 탐구활동
6. 수업설계
7. ESE교육
8. 반증주의
9. 사고의 유형
10. 개념학습
11. 쿤의 패러다임
12. 과학적 사고의 종류
13. STS수업
14. 탐구적 학습지도
15. 관찰진술의 한계
16. Vee도
17
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
디코더의 종류
74HC138 3자리의 2진수가 8개의 핀으로 나옴 Decoder/Demultiplexer
74HC139 2자리의 2진수가 4개의 핀으로 나옴 Decoder/Demultiplexer
74HC154 4자리의 2진수가 16개의 핀으로 나옴 Line Decoder/Demultiplexer
74F138 3자리의 2진수가 8개의 핀으로 나옴 Decod
|
|
메뉴펼치기
