|
구성된 전가산기
X + Y + Ci
○ 예상 출력 파형
(4) 2-비트 병렬 2진 가산기
○ 예상 출력 파형
(5) 4-비트 2진 전가산기와 2의 보수를 이용한 4-비트 2진 전감산기
○ 예상 출력 파형
Full adder와
Full subtracter
(예비) [ 실험목적 ]
[ 이론 및 예측 ]
|
|
|
Full subtractor )
74LS153 Multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리올림수를 발생시키는데 사용된다.
B A Ci
Subtract
Borrow
0 0 0
0
0
0 0 1
1
1
0 1 0
1
0
0 1 1
0
0
1 0 0
1
1
1 0 1
0
1
1 1 0
0
0
1 1 1
1
1
예비보
|
|
|
때의 차이를 구별하면서 기능표를 확인할 수 있었다. 1. 목적
2. 이론
가. 반가산기(Half Adder)
나. 전가산기(Full Adder)
다. 산술논리 연산장치(Arithmetic and Logic Unit, ALU)
라. 7-세그먼트 디코더 (7-Segment Decoder)
3. 예비보고
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
예비보고서
(1) 전가산기(full adder)에 대해 설명하라.
아래 그림과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci 을 더해 합 S와 윗자리
로의 자리올림 Co를 출력하는 조합회로이다
(2) ALU의 기능에 대해 설명하라.
① 캐리 없는 덧셈, 캐리
|
|
메뉴펼치기
