|
설계/제작/실험 방법
실험의 첫 번째 단계는 중량(측정 매체 무게)을 스트레인게이지에 작용시키는 방법을 결정하는 것이다. 이는 외팔보에 게이지를 부착시킴으로써 달성될 수 있다.
그 다음에는 WBC 회로 설계도를 보고 표준 Breadboard에 저항
|
|
|
설계과목 : 디지털공학실험
설계수행자
설계과제제목
주 별 설계진행 일정
공 학 이 론
설계구성요소
설계주안점
현실적제한요소
VHDL로 순차회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
벡터를 이용하지 않은 순
|
|
|
설계과정에서 VHDL에 대한 이해부족으로 많은 어려움이 있었지만, 설계를 진행하가면서 VHDL에 대한 이해와 논리회로 설계에 대해 많은 것을 공부하고 배울 수 있었다. 앞으로 VHDL을 사용하여 회로를 이해하고 구성하는데 오늘의 프로젝트가 많
|
|
|
설계되었다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006.
- ABEL로 배우는 논리회로 설계, 차영배 저, 다다미디어, 2003. < 목 적 >
< 설 계 내 용 >
< 문제 이해 / module동작원리 및 설계코드 설명 >
< 시뮬레이션 결과 >
<
|
|
|
논리회로를 그릴 수 있다.
그러나 TTL 칩에는 3 input OR 게이트를 가지는 칩이 없으므로 Fig. 13-1은 실제적인 설계라고 보기가 어렵다. 드모르강의 제 1 법칙에 따라서, Fig. 13-1의 OR-AND 회로를 Fig. 13-2와 같은 등가의 NOR-NOR 회로로 대체할 수 있다.
Fin
|
|
|
회로
b) 실제 회로 구성
c) 회로에 전압 인가
d) 시뮬레이션 결과
e) 실제 실험 결과
-10V~+10V의 펄스 파를 회로에 입력(CH1)하였더니 CH2와 같은 출력 결과가 나왔다. 최소값은 -10V 그대로인데, 최대값은 5.8V가 나
|
|
|
1. 목적
조합논리 회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.
2. 설계실습 계획서
10-3-1 3.1.1 전가산기 설계
(A) 전가산기에 대한 진리표를 작성하여라
≪ 표 ≫
(B) Karnaugh 맵을 이용하여 간소
|
|
|
실험설계 방법을 이용하거나 여의치 않은 경우에는 약점을 보완할 수 있는 여러 가지 방법을 모색하여야 한다.
Ⅳ. 결론
이제까지 준실험설계의 기본논리와 장단점에 대하여 알아보았다.
위의 내용을 요약하여 보면 실험연구는 실험을 받는
|
|
|
실험이 불가능 한 경우가 있다.
④정밀도가 낮다. Ⅰ.준실험설계의 기본논리
1.준 실험적 방법의 의의와 기본논리
1)준 실험적 방법 의의
2)준 실험적 방법 기본논리
2.준 실험적 방법에 의한 평가 설계
1)관찰시점을 추가하는 준 실험적
|
|
|
진실험설계의 기본논리와 장·단점을 설명하시오.
1.진실험설계의 기본논리
1)실험적 방법의 의의
2)진실험설계의 의의
3)고전적 실험설계
4)솔로몬4집단설계
(1)의의
(2)장점
(3)단점
5)사후측정만을 위한 통제집단설계
(1)의의
(
|
|
메뉴펼치기
