|
회로를 설계한다면 훨씬 간단하고 비용도 절감된다는 사실을 알게 되었다. 위의 부울식을 간략화하면 B 자체의 입력값이다. 실제 실험에서도 출력값 F가 항상 B의 입력값과 일치하였다. 1. 실험 목표
2. 실험 준비물
3. 실험 결과
4. 고
|
|
|
실험 2. 전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고
|
|
|
회로가 복잡해지고 결국 회로 곳곳에서 에러가 발생하여 제대로 작동하지도 않을 뿐 아니라 수정도 불가능하게 되는 우를 저질러서 시간을 많이 소비하였다. 하지만 실험과정을 검토한 후 회로를 최대한 간단하게 만들어 다시 실험한 결과
|
|
|
출력(Y)
(V)
A(V)
B(V)
0
0
0
5
0
5
0
5
5
0
5
0
5
5
5
0
5. 기초실험 (2)의 실험결과에 대한 타이밍도를 그리시오.
A
B
C
X
6. 다음 OR 게이트 회로의 논리식을 쓰시오.
X = ((A+B)+C)+D
Y = (A+B)+(C+D)
7. 다음 AND 게이트 회로의 논리식을 쓰시오.
X = ((AB)C)D
Y = (AB)(CD)
8. 본
|
|
|
실험에서 가장 고비가 될 실습으로 보인다. 이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실
|
|
|
실험을 반복한다. 이 때 디지털 멀티미디어 내부 저항은 무시한다. 빠른 방전을 해야 하는 경우에는 낮은 저항을 사용하고, 느리게 방전해야 하는 경우에는 높은 저항을 사용한다.
5. 실험결과
아쉽게도 이번 콘덴서 충방전 실험은 나의 실험
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.
2. 이론
가. 반가산기(Half Adder)
1비트의 이진수로 표시된 두 수를 합하여 그 결과를 출력하는 가산기
|
|
|
결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록
|
|
|
회로의 연결은 재차 확인하여 이론과 조금도 다름이 없이 연결되어 있음을 확인하였다. 도선 어딘가가 끊어져 전류가 흐르지 못한다던지, 실험 1의 문제처럼 게이트의 Input과 Output을 담당하는 핀의 고장이과 같은 시스템의 하드웨어적인 문제
|
|
메뉴펼치기
