|
회로를 만드는 것만 해도 중간에 실수를 하여서 출력 파형이 잘못 나오는 경우도 생기는데 어떻게 설계를 하는 것인지 궁금하기도 하다.
결과 및 토론
이번 실험은 OR, XOR게이트를 만드는 것과 펄스 파형을 이용해 OR, XOR의 논리게이트를 테스
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Logic Family
트랜지스터 - 트랜지스터 논리(Transistor-Transistor logic : TTL)는 반도체를 이용한 논리 회로의 대표적인 하나이며 일반적으로 5V 단일 전원의 모노리식 집적 회로로 만들어 졌다. DTL의 개량품으로 1970년대에 텍사스 인스트루먼트 사의 표
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2014.04.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계하고 만들었다. 한 학기 동안의 정말 큰 발전인것 같다. 아무것도 모르고 시작해서 논리 게이트에 관한 정보들, CDS라는 빛 감지 센서 등에 대해서 자세히 알 수 있었다. 그리고 많은 일들을 계획적으로 처리 하게 되어서 계획성이 조금 는
|
- 페이지 28페이지
- 가격 3,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계 8
2.2.1 LD Equivalent Circuit Model 8
2.2.2 LD PSPICE Circuit 9
제 3 장 10Gbps clock and data recovery 10
3.1 클럭 / 데이터 복원회로(CDR) 10
3.1.1 위상 동기 회로(PLL) 12
3.1.2 위상 주파수 검출기(PFD) 14
3.1.3 전하펌프 루프 필터(CP, LPF)
|
- 페이지 35페이지
- 가격 4,000원
- 등록일 2019.01.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y), S = x y Z
4비트 덧셈기
|
- 페이지 4페이지
- 가격 1,600원
- 등록일 2015.02.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Design and simulate the circuit using Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multipli
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2010.01.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
+...
x(i+2,j+1)*(-1.5/9);
end;
end;
figure(1);
subplot(121); imshow(mat2gray(x));
subplot(122); imshow(mat2gray(new_high_boost_one)); Final Report of Design Project
1. Team name and participants
2. Objective
3. Contents of design project
4. Results and discussion
5. Conclusions & Postscr
|
- 페이지 11페이지
- 가격 5,000원
- 등록일 2013.01.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
logic is
port ( a, b, c, d : in std_logic;
y : out std_logic );
end logic;
architecture sample of logic is
begin
y <= \'0\' when d=\'0\' else
\'0\' when c=\'1\' else
\'0\' when ( a=\'1\' ) and ( b=\'1\' ) else
\'1\';
end sample;
② 선택적 병행 처리문 :: with이하의 수식값에 의해 판단
|
- 페이지 15페이지
- 가격 1,500원
- 등록일 2003.10.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002
|
- 페이지 7페이지
- 가격 2,500원
- 등록일 2004.07.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계 용이성, Camera on a chip 기능등 많은 장점을 제공함으로써 현재는 CMOS 이미지 센서가 Digital Still Camera, 휴대폰 카메라 뿐만 아니라 캠코더, 의료기기, 자동차 시스템에 이르기까지 분야를 크게 확대하여 2007년 이후 시장을 역전시켰다.
참고
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2024.11.14
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|