|
논리 프로브를 사용하여 회로를 테스트를 한뒤 멀티미터와 오실로스크프를 이용해 논리레벨을 알아보는 실험이다.
처음에는 쉽게 끝낼 수 있는 실험이라고 간단히 생각을 했었으나 실험을 막상해보니 처음으로 하는 디지털로직 실험에서 회
|
|
|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
|
Design Goal
Basic Theoretical Background
Theoretical Background for System Design
System Model and Functional Descriptions
Perfomance Evaluation and Discussion / Conclusion
Program codes 1.설계 목표
2.설계 제한 조건
3.예비 설계 (hand calculation)
4.설계 내용 및 고찰
5.
|
|
|
디지털화 하여 다른 도서관과 통합 운영함으로써 더 많은 도서 정보를 피드백으로 제공한다.
Ⅲ. 참고문헌
박문철, 구조적 분석에 의한 문학정보시스템의 설계 및 구현, 동아대학교 대학원, 1997 Ⅰ. 구조적 분석 방법의 의미와 필요성
Ⅱ.
|
|
|
디지털교과서의 기능과 효과
1) 디지털교과서의 기능
2) 디지털 교과서 실행의 기대효과
6. 디지털교과서의 개발 시 고려 사항
1) 내용 구성적 측면
2) 교수 설계적 측면
3) 기능 설계적 측면
4) 그 밖의 측면들
7. 디지털 교과서 활용 교
|
|
|
설계 작품의 필요성
컴퓨터의 구성요소 중 수치에 대한 계산 등을 처리하는 누산기(累算器, accumulator)라는 부분에서, 비교를 하기 위한 비교기(比較器, comparator)는 가산기와 함께 중요 연산장치로서 중규모에서 대규모의 집적회로로 제작된다
|
|
|
호를 다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립
|
|
|
CTC 모드로 사용하였다. 그리고 프리스케일러의 분주비는 256, OCR1A 의 값은 624이므로 계산은 다음과 같다. Ⅰ. 목 표
Ⅱ. 개발환경
Ⅲ. AVR을 이용한 스탑워치 설계
1. 부품리스트
2. 회로도
3. 소스코드
4. 실험결과
5. 원리 및 동작해석
|
|
|
제작하고 이를 포토인터럽트에 설치한 후 회전시키면서 7-세그먼트의 출력을 확인하라. (손으로 회전 시켜 출력을 확인할 것)
- 시뮬레이션이 불가능하므로 생략함. 1. 실험 목적
2. 실험 이론
3. 예비 과제 및 설계
4. 설계 및 제작
|
|
|
회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용
|
|
메뉴펼치기
