|
설계실습을 통하여 무엇을 배웠는가?
1학년 기초논리회로에서 다루었던 기본적인 디지털 논리 소자들을 사용하여 회로를 설계하고, 그 동작을 확인해 보았다. 딜레이 시간과 최소 동작 전압 등의 실험을 통해 비록 디지털 회로를 구현하는 것
|
|
|
회로를 그리시오.
표 4.5를 찾을 수가 없습니다.
4.11 복호기의 반대 기능을 갖는 회로를 부호기(encoder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX의 반대 기능
|
|
|
회로를 설계하시오.
F(A,B,C) =
BC
A
00
01
11
10
0
0
1
3
2
1
4
5
7
6
EPI1 = = BC
EPI2 = = AC
EPI3 = = AB
F(A,B,C) = = EPI1 +EPI2 +EPI3 = BC + AC + AB
A
B
C V
3.3 다음의 논리함수들을 SOP와 POS의 형태로 간략화 하시오.
Input variable
Minterm
Maxterm
Output
a
b
c
Term
Designation
Term
Designati
|
|
|
하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK 플립
|
|
|
설계하시오. 그리고 설계된 회로에서 초기 상태가 상태 6 또는 7일 경우의 상태 천이 과정을 설명하시오.
sol)
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
A
B
C
JA
KA
JB
KB
JC
KC
0
0
0
X
X
X
X
1
X
0
0
1
X
X
1
X
X
1
0
1
0
X
X
X
X
1
X
0
1
1
1
X
X
1
X
1
1
0
0
X
X
X
X
1
X
1
0
1
X
1
0
X
X
1
J
|
|
|
efinitions
m_clk_process :process
begin
m_clk <= \'0\';
wait for m_clk_period/2;
m_clk <= \'1\';
wait for m_clk_period/2;
end process;
-- Stimulus process
stim_proc: process
begin
-- hold reset state for 100 ns.
wait for 100 ns;
m_reset <= \'0\';
wait for 50 ns;
startsig <= \'1\';
wait f
|
|
|
설계실습 (5)-(8) 관련 내용
만약 센서의 출력부에 나타나는 전압을 Op-Amp가 증폭해서 LED로 보내는 과정에서 충분한 증폭이 이루어지지 않는다면 LED의 동작 전압에 미치지 못하게 될 것이다. 따라서 Op-Amp의 동작을 확인해 보기 위해 센서의 출력
|
|
|
논리회로(Logic circuit)
디지털 전자회로에서는 2진수 “0”과 “1”의 두 부호의 조합에 의해 필요한 정보를 나타내는데, 이 0과 1을 사용하여 입력정보를 처리하는 회로를 논리회로라 한다. 지금까지 2진수의 두 상태를 “1”과 “0”으로 표
|
|
|
레지스터의 리스트 1. 개요
2. 산술 알고리즘
3. 가산 및 감산
4. H/W 알고리즘
5. 부호화-2의 보수 데이터에 의한 가산 및 감산
6. 2의 보수 연산 알고리즘
7. 곱셈 및 나눗셈
8. 나눗셈 알고리즘
6. 기본 컴퓨터 조직 및 설계
|
|
|
= (1,5,9,13) + d(2,3,6,7,10,11,14,15)
7. 카운터 회로도 설계 1. 개요
2. 상태도의 구성 (Modulo-8 2진 카운터의 상태도)
3. 상태표 (Modulo-8 2진 카운터의 상태 테이블)
4. 카운터의 상태표
5. 천이표 작성
6. 방정식 정리
7. 카운터 회로도 설계
|
|
메뉴펼치기
