|
2bit * 2bit 곱셈기 설계과정 및 결과
ppt형식으로 제작
페이지수 15페이지
orcad를 이용한 회로설계 및 결과도출 1.전반적인 회로구상
2.truth table
3.k-map을 이용한 축소
4.orcad를 이용한 회로설계
5.결과그래프 및 수치
|
|
|
A B
현재,
0 1
0
1 0
1 0
0 1
1
0 0
0 0
이렇듯 다음상태의 입력이 완전히 바뀌어 나옵니다. 현재입력의 진행방향이 거꾸러 바뀌어서 다음상태가 반대로 나오게 되었습니다. 이상으로 ‘디지털 설계’ 레포트를 마치겠습니다. 감사합니다.
|
|
|
설계목표
2.1 자판기 설계 목표..............................................4
2.2 자판기 설계 조건..............................................5
3 설계내용
3.1 자판기 회로 동작 조건정의 (모듈, 입출력변수, 매개변수)..........5
3.2 자판기 회로 상태도...........
|
|
|
설계되어있다. 그래서 count가 LT가 될 때(약 2000ns)
Highway = Yellow.Local Road= Red.Pedestrian = Red
이 된다.
그리고 ST(10초) 이후(약 2100ns)
Highway = Red.Local Road= Green.Pedestrian = Red
으로 바뀐다
Local Road가 Green인 상태는 최대 60초 지속되도록 설정되었으므로 600
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
디지털 회로의 출력은 2진수이고 7-segment LED는 10진수 표현 방식을 따르기 때문에 이를 설계한 7-segment/Decoder의 진리표와 같은 동작을 만들기 위해서 디코더가 사용된다. 설계실습계획서 (1)번에서 작성한 진리표를 카르로 맵을 사용해서 불리언
|
|
|
회로가 복잡하다는 단점이 있으며, 단계적인 설계 과정이 필요하다
동기 카운터는 JK 플립플롭, D 플립플롭, T 플립플롭 등으로 설계한다. 밑의 사진은 D 플립플롭 또는 T 플립플롭을 이용한 동기 카운터의 설계 과정이다.
3. 데이터시트
※ 이번
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
디지털 출력으로 변환하는 슈미트 트리거 인버터 게이트로 작동한다.
불안정 모드(발진 회로)
- 불안정 모드는 위와 같이 구성된다.
- 전압이 R1, R2를 통해 C로 들어오면서 커패시터 C가 충전된다.
- 그러면서 2핀(TRIG), 6핀(THR)로 들어가 비교기
|
|
메뉴펼치기
