|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
|
실험에 사용했던 브래드 보드는 2021년 초에 인터넷을 통해 구입했던 것으로, 브래드 보드 뿐만 아니라 모든 전자 기기는 보관했던 장소의 온도와 습도 등 환경적인 요인에 따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드
|
|
|
만들 수 있고, SRAM이나 하드웨어 레지스터 등을 구성하는데 사용된다. 또한 비동기식 RS 플립플롭 비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기 등등 여러 가지로 응용하여 사용할 수 있다. 없음
|
|
|
RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반적인 플립플롭으로서 SR플립플롭이라고도 한다. 세트(set)입력S 및 리셋(reset)입력 R을 가지며, 출력은 Q와 Q의 부정인 를 갖고 있다.
* RS 플립플롭의 동작 상태
- Q가 1일 때, S 입력은 0으로 두고, 1
|
|
|
회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
7. Analysis
8. C
|
|
|
, T에 low-to-high 전이가 일어날 때마다 회로가 다시 트리거(Retrigger)된다.
74123의 Q 출력 펄스폭은 외부 연결저항 R과 캐퍼시턴스 C에 따라
t = 0.33 RC로 주어진다. ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
|
|
|
플립플롭의 J, K 입력은
이다. 여기서 A, B, C, D는 각각 플립플롭 A(최상위 비트, MSB), B, C, D(최하위 비트, LSB)의 출력을 의미한다.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초,
|
|
|
d는 0으로 입력되었음을 알 수 있다. Y'와 입력 b가 연결되어있으므로 b는 0으로 입력되어 있음을 알 수 있다. 마찬가지방법으로 SW2를 ON 시켜 를 접지시키면 LED2가 켜지고 LED1이 꺼지는데 이를 통해서 각각의 입력을 확인할 수 있었다.
실험(2)
Clo
|
|
|
실험, 이영훈 저, 상학당.
- 전자통신전공실험, 김인태 저, 상학당.
- Electronic Fumdamentals & Applications, Englewood Cliffs, Ryder John D 저.
1. HD74HC00P(Quad. 2-input NAND Gates)
2. HD74LS76AP(Dual J-K Flip-Flops (with Preset and Clear))
3. SN74LS47N(BCD to 7-Segment Decoder/Drive)
4. FND507(
|
|
|
D 플립플롭의 원리
1) D 플립플롭 개요
2) 구현 코드 및 해설
3) 결과 분석
2. 16진 카운터의 설계
1) 이론적 배경
2) 코드 및 해석
3) 출력 결과
3. 10진 카운터의 개발
1) 개념 설명
2) 코드와 설명
3) 결과 해석
4. 5-6-7 순환 3진 카운터
1) 이론
|
|
메뉴펼치기
