|
회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.
《반감산기 실험 사진》
①회로구성
inverter하나를 추가하여 XOR GATE, AND GATE를 이용하여 반감산기 회로를 구성하였다.
회로구성은 간단하게 하였고, Vcc=5V와 Gnd를 설정해
|
|
|
실험을 원한다면 일정한 온도인 환경에서 실험을 하고, 일정한 온도인 곳에서 온도를 높이거나 낮게 하여 실험을 해야한다.
* 참고 문헌
- 전기전자 기초 / 기전연구사 / 지일구, 오창록 공저 / 2011년 / p.332
- 인천대물리학과교수 공역 / 일반 물
|
|
|
실험한 RL회로에서 볼 수 있다.
- 고역통과 여파기 : 고역대의 주파수를 통과시키는 여파기이고 저역대의 주파수는 차단된다. 우리가 실험한 RC회로에서 볼 수 있다.
- 대역차단 여파기 : 일정 대역의 주파수를 차단하고 나마지 영역을 통과시
|
|
|
1. 실험 목적 및 원리
-저항 - 축전기 회로에서 실험에 의한 시간상수를 구하고, 충전, 방전되는 시간 함수로써 축전기의 전위를 구한다.
-축전기는 양전하, 음전하에 의해 두 금속판 사이에 전기장과 전위차가 생기는데, 이 전위차가 전자
|
|
|
실험의 이론적 결과
(1) 예비보고서
(1) 전가산기(full adder)에 대해 설명하라.
아래 그림과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci 을 더해 합 S와 윗자리
로의 자리올림 Co를 출력하는 조합회로이다
(2) ALU의 기능에 대해 설명하라.
①
|
|
|
정격 전압
A
B
C
D
E
F
G
H
J
K
0
1
1.25
1.6
2.0
2.5
3.15
4.0
5.0
6.3
8.0
1
10
12.5
16
20
25
31.5
40
50
63
80
2
100
125
160
200
250
315
400
500
630
800
3
1000
1250
1600
2000
2500
3150
4000
5000
6300
8000 1. 실험장비 및 부품
2. 실험방법
4. 측정값
5. 결과분석 및 토의
6. 참고자료
|
|
|
며, 병렬연결 회로에서 전구를 한 개 더 병렬로 연결시키더라도, 다른 쪽 회로에 영향을 주지 않는다.
출처 : 교재 본문, 한국과학창의재단, 네이버백과(http://100.naver.com) ‘저항연결’
< 참 고 문 헌 >
기초전기전자시험 / 김상배 저 / 흥릉
|
|
|
실험예측
펄스 폭과 공백 폭 동안에 입력 전압은 전혀 변하지 않는다. 따라서, 사이 공백을 가진 양과 음스파이크는 실제로 미분된 구형파를 나타난다.
(5) 회로 Simulation
1)입력전압이 구형파 일때
2)입력전압이 사인파 일때
4. 참고문헌
전자공
|
|
|
앞서고 공
진주파수보다 큰 경우 ????????이 커서 전압이 전류보다 앞서게 된다. 1. 리액턴스
2. 공진
3. RLC 직렬 공진회로
4. RLC 병렬회로
5. 역률
6. Q factor
(1) 직렬 공진회로
(2) 병렬 공진회로
실험 방법
회로도
시뮬레이션 결과
|
|
|
실험
▶ 실험 #1 브리지 정류회로
● 브리지 정류회로의 직류출력전압의 이론값과 측정값을 구한다.
이론값
2차 근사
DVM
12.2v
17.25v
9.5v
10.98v
10.09v
DSO
12.3v
17.39v
9.4v
<표 1 브리지 정류회로 측정>
● 브리지 정류회로의 입력 파형과 출력 파형
|
|
메뉴펼치기
