|
감산기에 대한 실험을 통하여 이론으로 알고있던 사실을 증명 할 수 있었고, IC가 4개나 되는 바람에 긴장하고 실험에 임하였지만, 미리 공부를 해온 탔에 쉽게 실험을 마칠 수 있었다.
실험감상
가산기와 감산기 실험을 통하여 이론으로만 학
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
결과
- Sum0에 대한 결과
※ 워크벤치의 결과와 실험에 대한 결과가 일치하는 것을 확인할 수 있다.
ⅱ. 감산기
(1) 7486, 7400 을 이용하여 반감산기를 구성하라.
- XOR gate(7486), NAND gate(7400), NOT gate(7404)로 반감산기를 구성할 수 있다.
회로는 다음과
|
- 페이지 15페이지
- 가격 3,000원
- 등록일 2010.01.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험3. CMOS 와 TTL NAND/NOR 게이트 정의와 동작
실험4. Exclusive-OR와 응용
실험5. Integrated-Circuit Timers
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터
|
- 페이지 132페이지
- 가격 3,000원
- 등록일 2010.04.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로구성
Multiplexer회로 Data 값
실험 분석
멀티플렉서에 대한 개념 이해
4x1 멀티플레서 Ic인 74HC153을 이용
74HC153의 Data Sheet구성 및 특성
디멀티플렉서(Demultiplexer)
회로구성
실험 분석
디멀티플렉서에 대한 개념 이해
1x4 디
|
- 페이지 9페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
- 페이지 8페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|