|
서론
Ⅱ. 기본 개념 이해
1. NAND 게이트의 원리와 특성
2. NOR 게이트의 원리와 특성
3. 기본 논리 연산의 중요성
Ⅲ. NAND와 NOR 게이트를 통한 논리 게이트 구성
1. AND 게이트 구현 방법
2. OR 게이트 구현 방법
3. NOT 게이트 구현 방법
Ⅳ. 결론
|
|
|
논리 게이트 구현의 기초
1) NAND 게이트를 통한 AND 논리 구현
2) NOR 게이트를 통한 AND 논리 구현
3) NAND 게이트를 활용한 OR 논리 구현
4) NOR 게이트를 활용한 OR 논리 구현
5) NAND 게이트를 통한 NOT 논리 구현
6) NOR 게이트를 통한 NOT 논리 구현
I
|
|
|
되는 것을 알 수 있었다. 이를 확인하기 위해서 주파수를 1Hz를 바꿔 실험을 반복하였더니 1초마다 신호가 시프트 되는 것을 확인할 수 있었다. 1.목적
2.이론적 배경
3.사용 장비 및 부품
4.실험 방법
5.예비 보고 사항
6.결과 보고서
|
|
|
실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이트
가. AND 게이트 실험
나. OR 게이트 실험
다. AND 게이트와 OR 게이트 결합 실험
3. NAND 게이트와 NOR 게이트 XOR 게이트
가. NAND 게이트 실험
나. NOR 게이트 실험
다. XOR 게
|
|
|
. tool을 빨리 익히기 위하여
여러 가지 명령어의 습득이 필요하단걸 알았고 시간차를 이용한 변수대입 등
많은 연습을 통한 설계능력을 키워야겠다. 1. 예비조사 및 실험 내용의 이해
2. 시험내용 및 결과
3. 결과 검토 및 의견
|
|
|
A와 B의 상태를 표와 같이 변화시키면서 출력 상태를 기록하여라.
B
A
X
0
0
1
0
1
1
1
0
1
1
1
0
검토 실험 결과 이 회로가 어떤 게이트처럼 동작하는지 검토하여라.
실험 결과 NAND 게이트의 동작과 일치하는 것을 알 수 있다.
시뮬레이션회로
결과
7
|
|
|
결과가 나왔다. 실험 4의 지연시간은 0.2div*0.2μs/div=0.04μs이고, rising time tr은 0.6div*1μs/div=0.6μs, falling time tf또한 0.6div*1μs/div=0.6μs이다. 한편 최대 주파수는 1/(tr+tf) 이므로, 1/(1.2*10-6)833333Hz=833kHz가 된다. 1. NAND gate로 꾸민 gate
2. Exclusive-OR (XOR)
|
|
|
독립적인 게이트로 취급하는데, 이들의 그림 기호와 진리표는 그림 3-26과 같다. 버퍼는 신호를 증폭시키거나 저장하는데 사용한다. NAND는 AND게이트에 NOT이 결합된 것이고, NOR는 OR에 NOT이 결합된 것이며, NXOR는 XOR에 NOT이 결합된 것이다.
|
|
|
결과와 Cin을 다시 XOR하여 최종 Sum을 얻는다. Cout은 A와 B를 AND 연산한 결과와, A와 Cin, B와 Cin을 AND 연산한 결과를 OR 연산하여 구해진다. 즉, 캐리는 A와 B 중 하나가 1일 때 또는 A와 Cin, B와 Cin의 조건에 따라 발생한다. 이 회로의 구현은 Verilog HDL
|
|
|
display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-segment truth table
4.k-map(seven-segment )
* 출력회로도
* waveform
*검토.
|
|
메뉴펼치기
