|
A'D)') = B+(C(A+D'))
동일하고, NOT 게이트는 OR 게이트의 1/2의 가격이다.
(다) (나)에서 구한 논리도를 2 입력 NAND 게이트만을 이용하는 가장 간단한 회로로
F = B+(C(A+D')) = B'(C'(A'D)'))' = (B'(C'(A'D)'))')''
변환하시오.
(라) (나)에서 구한 논리도를 2 입력 NOR
|
|
|
실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라. 데이터 입력 스위치의 상태를 표3과 같이 변화시키면서 그에 따른 출력 상태를 측정하여 기록하라. 실험 결과와 시뮬레이션 결과가 일치하는지를 확인하라.
그림 11
|
|
|
A'D)') = B+(C(A+D'))
동일하고, NOT 게이트는 OR 게이트의 1/2의 가격이다.
(다) (나)에서 구한 논리도를 2 입력 NAND 게이트만을 이용하는 가장 간단한 회로로
F = B+(C(A+D')) = B'(C'(A'D)'))' = (B'(C'(A'D)'))')''
변환하시오.
(라) (나)에서 구한 논리도를 2 입력 NOR
|
|
|
OR 게이트로 구현할 수 있다.
또한, 이는 부울대수에서 결합법칙인 (A+B)+C=A+B+C 가 성립함을 보여주고 아래 회로와 같은 의미이다.
또한, 위의 회로와 아래의 회로는 진리표가 동일한 등가회로이다.
라. AND, OR, NOT 게이트를 이용하여 NAND, NOR, XOR
|
|
|
(2) 소단원의 구조
4. 단원의 지도계획
Ⅱ. 진단
1. 학습 실태 분석
2. 진단평가
Ⅲ. 지도
1. 본시 지도안
2. 형성평가
Ⅳ. 발전
1. 확인학습
2. 보충 및 심화학습
Ⅴ. 평가
1. 평가계획 및 이원분류표
2. 평가계획문제
|
|
|
AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제풀이
5.실험결과
6.고찰
|
|
|
OR gate는 NAND gate와 NOT gate의 조합을 표현할 수 있다.
드 모르간의 법칙에 의하여 가 되므로, Not A와 Not B를 And 연산한 후
결과값을 다시 Not 시켜서 측정하면 된다. 아래의 회로는 이 식을 적용한 회로이다.
- 실험에서 구성한 회로를 토대로 모든
|
|
|
논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND게이트의 특성
(3) 비교기의 특성
(4)반가산기의 특성
(5)플리플롭 연산의 특성
직접실험하여 빵판 사진과 오실로
|
|
|
XOR게이트 여러 개를 연결하여 다입력의 XOR연산이 가능하다는 사실도 알게 되었다. 이전 시간에 배운 NAND 및 NOR게이트를 이용하여 다른 게이트(AND, OR)등을 만들 수 있을까 시도해 보았지만 연산의 특성상 힘들었다. 또, A.O.I게이트를 이용하여
|
|
|
구조가 TTL이면서도 3.3V, 2.5V, 1.8V와 같이 저전압에서 동작하
는 소자들도 있는데 이것들은 저전압형의 마이크로프로세서들이 많아짐과 함께 점차 사용이
늘어나고 있다. 1. 실험목표
2. 관련이론
3. 데이터 시트
4. PSpice 시뮬레이션
|
|
메뉴펼치기
