|
= 4.284 V
VIL = 0.970 V
VIH = 1.392 V
2) NOT 게이트의 입출력 특성 곡선 및 노이즈마진
NMH = -2.892 V
NML = 0.517 V
3) Y와 Y\'에 흐르는 전류값 = 12μA
* 검토 및 토의 사항
이번 실험을 진행하면서, X-Y 특성곡선에서 기울기가 -1인 두 개의 접선에서의 값(그래프
|
|
|
Gate의 진리표 상 A1에 0V 이 입력된 경우B1에 0V또는 5V가 입력되어도 5V 가됨을 알 수 있고 A1에 5V가 입력된 경우 B1이 Floating 되면 출력 값의 문제가 발생하게 됨을 알 수 있다.
6. 고찰
우리 조는 정보를 수집하고 선배의 조언을 통해서 실험에 임
|
|
|
1.논리게이트의 개요
논리값에는 0(false)과 1(true)이 있다.
기본게이트(gate)에는 모든 입력이 1일 때 출력이 1이 되는 AND 게이트, 1개의 입력이라도 1이면 출력이 1이 되는 OR 게이트, 입력과 반대의 출력이 나오는 NOT 게이트들이 있다. 한가지 종
|
|
|
폭기
공통 게이트 증폭기는 공통 베이스 증폭기(BJT)와 유사
낮은 입력저항 Rin(source) = 1/gm
전압이득은 공통소스증폭기와 동일(Av = gmRd)
FET(Fileld-Effect Transistor)이 고입력 임피던스를 갖는 이유
간단히 말씀 드리면 FET의 물리적 구조 때문입니
|
|
|
gate Test ]
[ EX-OR gate 구현하기 ]
[AND, OR, NOT gate 조합] [NAND 조합] [NOR 조합]
[EX-OR TEST]
결과보고서
실험번호
실험일시
( ) 분반 실험조( 조)
학번
성명
학번
성명
1. 각각의 TTL IC를 이용하여 Exclusive-OR gate를 구현하고 Test하시오.
2. 패리티 발생기를 구
|
|
 |
전기전자 공학과, 삼성전자 LSI 시스템) 2004
<4> 김 대 정, “DLL기반의주파수 합성기” IDEC News Letter January, vol.34,
no.5, p.16 ~ p.17 2005
<5> CMOS ADC DLL PLL 칩의 최신 기술 동향, 포항공대 전기전자 공학과,
IDEC News Letter Octorber, vol.23, no. 5, p.16 ~ p
|
|
 |
전기각주고 기하각구하기
랭킨사이클 등온팽창구간 ㅡ
무한장 원주 내부자계 50
인덕터 전류변화량 1
안정도 형상대책 단락비작게
보험율
1산당 송전용량 15000
분포권계수 1/(4 sin 1/12)
논리게이트 a.b+c바
라플라스로 XY 전달함수구하기
인덕턴
|
|
 |
전기과 150명을 대상으로 교내기능경진대회가 있었습니다. OR CAD를 준비하는 중 논리게이트에서 오류가 생겨 더 이상 다음 작업으로 진행되지 못했는데, 무엇이 문제인지 알기 위해 AND, OR, NAND, NOR 게이트에서 원인을 분석하였습니다. 1주일 동
|
|
 |
게이트 제작
- 저온 전기 측정을 통한 양자점 트랜지스터 특성 분석
○ 연구 기대 효과
본 연구를 통해 고성능 양자점 트랜지스터 개발을 통한 전자 소자 기술 발전 및 양자 컴퓨팅 등 새로운 응용 분야 개척을 통해 국내 물리학 연구 수준 향
|
|
 |
전기공학 학위과정 학술적 능력을 검증하는 기출문제 28
전기회로 이론 29
전자기학 29
제어 시스템 30
전력 시스템 30
통신 시스템 30
디지털 시스템 및 신호 처리 31
반도체 및 집적 회로 31
전기 시스템 보호 및 안전 32
신재생 에너
|
|
 |
중 논리게이트에서 오류가 생겨 더 이상 다음 작업으로 진행되지 못했는데, 무엇이 문제인지 알기 위해 AND, OR, NAND, NOR 게이트에서 원인을 분석하였습니다. 1주일 동안은 문제를 찾지 못해 연습에 어려움이 있었지만 엔플북스 전자캐드 책을
|
|
메뉴펼치기
