|
자판기 회로
≪ 그 림 ≫
(f) 회로도
회로 설계
≪ 표 ≫ ≪ 표 ≫ ≪ 표 ≫
-입력변수- -상태변수- -출력변수-
〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓
|
|
|
방향의 차량은 직진만 허용이 되고, 동서방향의 차량은 직좌(직진과 좌회전) 동시신호를 받는다. 신호제어기를 설계하시오.
2.동작원리 설명
이번 신호등 회로 실험 설계에서는 3가지의 회로가 하나로 합쳐져서 제작된다. 없습니다.
|
|
|
디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해보고 하는 것이라 처음에는 약간 어렵고 난해하였으나, 그동안 그래
|
|
|
설계하였다. 지난번의 디지털 시계 실습 때도 많이 헤맸었는데 이번 실습에서는 Vhdl Module파일이 3개나 되어서 처음에 소스코드를 작성하는데에 엄청나게 애를 먹었다. 또한, testbench를 시뮬레이션 돌렸을 때, 처음 파형에 unknown값이 있어서 계
|
|
|
팔 수도 있다. 그 장소에 꼭 필요한 물품을 넣어 판매를 한다면 이익 창출에 더 큰 도움이 될 것이다. 일정표
역할 분담
개발 배경 및 필요성
개발 내용 및 방법
상태표 및 상태도
카노맵
회로도(로직웍스로 구현)
VHDL 구현
Q & A
|
|
|
회로에 대한 시뮬레이션이 가능하다.
Pspice는 1972년에 개발한 Berkely SPICE에 의한 PC기반의 Analog/Digital 혼합회로 시뮬레이션 프로그램으로 회로의 설계와 편집, 시뮬레이션 그리고 그래픽 출력 등을 볼 수 있는 Capture, Stimuls editor, Pspice A/D, Probe로
|
|
|
회로와 일치하는 결과를 얻을 수 있었다.
[예비실험 3.1] 디지털 랩 유닛의 스위치를 사용하여 a 를 출력하기 위한 디코더 회로를 설계하시오.
회로를 설계하고 시뮬레이션 해보면 다음과 같다.
BCD to 7 segment 진리표에서 active low 방식 중에서 a
|
|
|
설계에서 가장 중요한 사항임
하강지연시간(tPHL)
» 출력이 논리 1에서 논리 0으로 변화하는 데 소요되는 시간
상승지연시간 (tPLH)
» 출력이 논리 0에서 논리 1로 변화하는 데 소요되는 시간
전파지연 (tpd) 은
|
|
|
많다. 응용에는 레지스터, 주파수 분주기(frequency divider), 계수기(counter) 등이 있다.
8.참고문헌
논리회로설계, 김종현저 연세대학교 출판부
최신디지털논리회로, 하재철.문상재 공저 ok press
Digital Fundamentals Tenth Edition, Thomas L. Floyd, prearson
|
|
|
회로도.
총 결과 회로도
74ls90 (10진 bcd 카운터)
74ls47 (7세그먼트 디코더)
17555 (VCO : 클럭 발생회로칩)
참고 : 디지털회로설계
http://www.postech.ac.kr/class/chem241/20020419/pH%20meter.htm
컴퓨터시스템구조 1.각 입력 조건에 따른 진리표.
2.7-세그먼트
|
|
메뉴펼치기
