|
설계실습은 잘 되었다고 생각한다. 설계한 회로대로 브레드 보드에 연결한 결과, 오실로스코프를 통한 출력 파형은 이론과 근접하게 나왔고 예비레포트에서 Pspice를 통한 시뮬레이션과 크게 다르지 않았다. 하지만 오랜만에 오실로스코프와
|
|
|
설계 및 구현
1. 설계개념
최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다.
컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합
|
|
|
메모리, 동적 메모리, PROM, EPROM 등을 조사하고, 제조회사와 모델명, 크기 등의 항목으로 정리하시오.
제조회사
모델명
크기
정적 메모리
SAMSUNG
KM62256DLP-7
256K
LG
GM76C88AL-15
64K
DALLAS
DS1225Y-150
64K
SAMWHA
KM6865BP-20
1M
동적 메모리
SAMSUNG
KM41C256P-7
256K
HYUNDA
|
|
|
Detector를 고안하고, non-BCD 코드를 BCD 코드로 변환하는 방안을 찾으시오.)
1.1 다음 그림 P1.1과 같이 네 비트가 주어져 있는데, 최상위 비트와 다음 비트 사이에 소수점이 있다고 가정하자. 이 때 1의 보수 표현법 및 부호와 크기 표현법으로 표현
|
|
|
부득이 위의 방식으로 하였다.
State diagram과 table을 파악해 가며 그림을 그리는 것은 다른 단원보다 훨씬 흥미로워 더 재미있게 숙제를 할 수 있었던 것 같다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
|
|
|
+ b′
bc a
0
1
00
1
1
01
1
1
11
1
0
10
1
0
East
a b c
←G
YG
R
0 0 0
0
0
1
0 0 1
0
0
1
0 1 0
0
0
1
0 1 1
0
0
1
1 0 0
0
0
1
1 0 1
0
0
1
1 1 0
1
0
0
1 1 1
0
1
0
←G = a b c′ , YG = a b c , R = a′ + b′ 1. 실험제목
2. 실험개요
3. 상태변화표
4. 상태변화표에 따른 카노맵 작
|
|
|
1. 목적
2. 동작설명
3. 역할분담
4. 필요부품리스트
5. 전체블록도 - 블록별 기능설명 포함
6. 회로도
7. 실습결과(사진첨부)
8. 고찰
|
|
|
사용 부품 및 계측기
3. 이론적 내용 및 모의실험
②. 분주기 설계
③ 시계 및 시 조정 회로 설계시 조정회로알람회로 설계
⑤ STOP WATCH 설계 및 동작원리
⑥ 세그먼트표시기
⑧ WATCH, ALARM, STOP WATCH 모드변환 회로디지털 시계 전체 회로도
|
|
|
설계
이 실험은 앞에 실험1,2와 반대로 아날로그 신호를 디지털 값으로 바꿔주는 A/D 변환기에 대한 실험입니다.
실험 2의 회로에 비교기를 연결해서 회로를 구성하였습니다.
3-1) 가변저항 변화에 따른 출력 파형 변화
처음에 가변저항 500Ω으
|
|
|
6에서 리셋을 하여 27진 카운터가 되었다.
10.Datasheet
<첨부6>
<첨부7>
<첨부8>
<첨부2>
<첨부3>
<첨부4>
<첨부5> 1. 명제
2. 목적
3. 설계 순서
4. 관련이론
5. 소자선택
6. 회로도
7. Simulation
8. 회로설계
9. 결과
|
|
메뉴펼치기
