|
공통 베이스 증폭기(BJT)와 유사
낮은 입력저항 Rin(source) = 1/gm
전압이득은 공통소스증폭기와 동일(Av = gmRd)
FET(Fileld-Effect Transistor)이 고입력 임피던스를 갖는 이유
간단히 말씀 드리면 FET의 물리적 구조 때문입니다. 게이트와 드레인 소스가
|
|
|
공통소스증폭기에서는 VG의 증가에 따른 VD의 감소을 예상할 수 있었으나 공통드레인 증폭기에서는 VS=ID×RS에 의해 입력과 출력이 같은 위상차에 의해 진행되게 된다.
3. 그림 23-1의 회로에서 JFET 순방향 전달컨덕턴스가 증가하면 전압이득은
|
|
|
공통드레인 증폭기
소오스 전압이 의 차이를 유지하면서 게이트 전압을 따라간다.
소오스 팔로워(source follower)라고도 한다.
입력전압과 출력전압은 동일한 위상을 가진다.
전압이득(1에 가까운 값) :
출력저항(매우 작은 값을 가짐) :
공통
|
|
|
공통 드레인 구성은 FET에 대한 또 다른 기본적인 증폭기 구성이다. 소스 공통 접속과 는 달리 공통 드레인 접속은 부하저항이 소스 회로에 연결되고, 출력이 소스로부터 얻 어지므로 이 회로의 출력특성이 매우 다르다. 출력 임피던스는 비교
|
|
|
공통 이미터 증폭기와 마찬가지로 회로의 구성에 상관없이 어떠한 경우에도 입력전압과 출력전압의 파형이 180°의 위상차를 보임을 확인할 수 있었다.
◆공통 드레인 증폭기
실험의 이론
드레인 증폭(common darin) 접속은 FET에 대한 또 다른 기
|
|
 |
드레인 전극 서브픽셀B의 화소전극 사이에 만들어 주면 서브 픽셀B에 유도되는 전압은 서브픽셀 A에 유도되는 전압보다 항상 작게 된다. 이와 같은 방식을 CC S-PCA라고 하며 이 방법에서는 잔은 전압이 이가되는 서브픽셀 B는 항상 서브 픽셀A보
|
|
메뉴펼치기
