|
JFET의 드레인 전류 Id에 대한 드레인-소스 전압 Vds,
게이트-소스 전압 Vgs의 효과를 결정한다.
(2) JFET의 드레인 특성을 실험으로 측정한다.
(3) JFET의 특성상의 차이점을 알아본다.
(4) 공통-소스 JFET 증폭기의 이
|
|
|
공통드레인, 게이트 ,소스 나름대로의 이점들을 살려 다단으로 증폭기를 설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET
|
|
|
증폭기 구성은 소스 팔로워(source follower)라고 종종 불린다. 입력 신호는 결합 커패시터를 통해서 게이트에 공급되고 출력은 소스 단자에서 얻는다.
Gate-Source 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,
를 각각 대입하여 정
|
|
|
드레인 전류에는 더 이상 영향을 미치지 못한다.
공통 소스 증폭기 회로도
공통 소스 증폭기 시뮬레이션 1. 목적
2. 이론
(1) 증폭기로서의 FET
(2) 공통-소스 증폭기
(3) JFET의 바이어스
(4) 전압분배기와 소스 바이어스
3. 공통 소
|
|
|
증폭기로서는 바람직한 것이 아니다.
3. 실험기기
전원공급 장치 1대
Oscilloscope 1대 (2채널)
Function generator 1대 (100Hz ~ 1MHz)
JFET : K30A
저항 : 12kΩ 2개, 22kΩ 1개, 470kΩ 1개, 10kΩ 1개
커패시터 :0.1㎌ 2개, 10㎌ 1개 (전해)
4. 시뮬레이션 1. 목적
|
|
메뉴펼치기
